1樓：名字只是pointer
高讚說的很對，儲存特別dram，越往下做越難。首先是工藝的限制，量產的工藝有多小就能用多小。但是儲存晶元不行，電容得大，sa這些東西得準。
小不是最重要的。其次邏輯晶元整合度相對來說更低，同樣情況下產量肯定更高。第三就是邏輯晶元的犯錯空間比較大，小和快就夠了，儲存吃準確度，工藝做得到設計不一定敢這麼做。
2樓：lolicon
儲存器工藝領先於邏輯，這是老黃曆了，目前邏輯上大家在公升10nm，NAND flash最領先廠家在做15nm，DRAM還停留在20nm以上。邏輯晶元的工藝已經反超儲存器了。原因是無論NAND flash還是DRAM都是基於電容或者說電荷儲存原理的器件，隨著工藝的進步，構成器件電容的絕緣層越來越薄了，現在已經只有幾十個原子的厚度，同樣的儲存的電荷也越來越少，此時這個電容保持電荷的能力就很不穩定，電荷讀取也越來越難。
總之就是原理決定了NAND flash和DRAM在20nm以下的微縮非常困難，比邏輯電路還要困難。當然了各大廠家還在不斷努力，估計再縮個一半問題不大，所花費的金錢和時間就會很恐怖了。此外還有別的途徑來維持摩爾定律的進步，如3D NAND，例如新原理的儲存器，例如相變儲存器，磁儲存器，憶阻器等。
3樓：其實我是老莫
儲存晶元一般都是新工藝的試驗田。除了前面的朋友說的儲存晶元模組簡單而統一，因此實現起來不難之外。儲存晶元本身由於內部電路具備高度重複性，可以用來檢驗工藝誤差。
比如晶圓上某乙個特定區域的儲存器參與和別的地方比差很多，或者有一些特定錯誤總是在一些固定的地方出現。這就比較好去做定位，然後修正除錯工藝流程。
相反邏輯電路因為每個地方長得都不一樣，就不太適用於幹這事兒。
因此，有先進工藝出來以後，一般都是先拿儲存器來試產。工藝調整穩定成熟以後，再上邏輯電路。而邏輯電路也不是亂上的。據說先上去試產的是具有和儲存器類似性質的一種電路——FPGA。
4樓：沈少Neo
邏輯晶元說白了就是各種邏輯電路組成的晶元，閘電路啦，放大器啦，各種要求，各種Design Rule，也就意味著：複雜。
儲存晶元，全是儲存模組，然後堆疊起來，簡單的電路連線一下就OK，也就意味著：簡單。
所以：更簡單的儲存晶元可以用整合度更高的晶元工藝。而廠商不是說能做什麼工藝做什麼，而是追求最整合的工藝，除非那個工藝良率不可接受。
當然了，這樣做的代價就是晶元之間的傳輸速度遠不如晶元記憶體傳輸速度快這一點無法規避。這也是為什麼以iPhone為代表的高階裝置，都選擇了內建RAM模組的復合邏輯工藝。這樣CPU和RAM之間就可以很快的傳輸資料，整個裝置（手機）的速度也就有保障了。
相對來說容量大（因此晶元面積大）的ROM一般就選擇外接了。這些選擇追求的都是最佳價效比。
為什麼儲存晶元製程低於邏輯晶元？
晶元民工 在進入深亞微公尺以後，儲存晶元的node和邏輯晶元的node已經不是乙個概念了。很久以前晶元的node是用half pitch 柵極長度來定的，比如intel 0.5 m 工藝的Lg 0.5 m，它的half pitch也是是 0.5 m，這兩個數值是一致的，這個對於儲存晶元也一樣。但是到...
為什麼 IBM推出7nm工藝新型晶元要使用鍺矽材料？
Agent Zebra 我提供乙個新的角度吧。IBM做Ge好久了，它家的一些工藝是偏向模電的，有成熟的Ge heterojunction transistor，必然積累了很多Ge的經驗。其他的幾家大的代工廠 以及intel 專攻數位電路，純CMOS。在Ge上的經驗不多，所以在開發新工藝時不會首選Ge...
如果晶元工藝發展不能滿足摩爾定律，是否會引發 IT 界的一場創新？
量子計算機已經實現，但是普及開來是需要很長的時間 新材料方面也同樣存在類似問題，如果不能產生幾個數量級上的提公升，那整個系統是不會輕易妥協的。其次，作為摩爾定律的一種延伸，parallel computing也是很有前景。 Chant Zine 會呀，多核 多執行緒 技術不就是2005左右的時候in...