1樓：
首先回答一下問題
7nm、5nm究竟指的什麼？
其實什麼都不指，只是工藝代號或者說就是乙個名字。
就像iphone11之後有iphone12一樣。
關於命名原則：
一般是0.7倍關係同樣的電晶體數量面積如果要縮減為原來的一半那尺寸就該縮減為0.7倍
所以工藝命名沿用了這個傳統
22nm、14nm、10nm、7nm
但是最近幾年這個傳統也有被改掉的趨勢。就比如以後萬一iphone12之後，庫克一高興出個iphone X2 也不是不行。
提問中這個圖為什麼會感到困惑，因為業界已經快10年沒把工藝代號和實際尺寸聯絡起來了。
如果你把工藝代號想象成對應的某個具體尺寸，別說7nm，就算10nm、14nm你也理解不了。
就比如三星 8nm LPP 的 fin pitch 相較 10nm LPP 沒有變化
不說各家7nm標準不一樣，就台積電一家，他就有3個7nm標準，N7、N7P、N7+。如果你當成型號名看工藝，是不是就很好理解了。
另外等效尺寸其實意義也不大。
intel當時發了個文章還給了個公式就是針對台積電和三星的，但顯然台積電和三星並不認可intel的說法。各家標準不一樣的話，提這個意義也不大。
那麼有沒有衡量標準呢？有，電晶體密度。
摩爾定律的精髓就是密度每18個月翻倍，雖然現在18個月這個已經做不到了，但密度翻倍這事intel還是挺在意的。
intel10nm電晶體密度比大多數台積電的7nm和三星的7nm要高，僅次於台積電上了EUV的N7+。intel的10nm跟其它家的7nm站在乙個線上，但凡有個真正的物理尺寸標準哪怕是乙個統一的等效標準也不至於讓他們這麼起名玩。
（此時想起了三星改名部的梗）
這就是intel說他們命名放水的原因。
2樓：溫戈
7nm，5nm工藝中的7nm，指的是電晶體的柵極寬度，通常也認為是電晶體導電溝道的長度。
在整個晶元電路中，電晶體的柵極是最窄的線條。如果柵極寬度為7nm，則將其稱為7nm工藝製程。
目前的5nm工藝下，基本已經接進工藝極限，已經不是真正的溝道長度，而是等效長度。
製程工藝的提公升，可以帶來更高的電晶體密度、更強的效能以及更低的功耗。
柵級越窄，整個電晶體的尺寸就越小，單位面積所能容納的電晶體就越多。
晶元裸die上可以說只有電晶體，但是封裝好的晶元就不止電晶體了，還有金屬線等。
為什麼說台積電和三星的工藝是縮水的呢？
目前foundry廠商對晶元工藝的叫法是7nm, 5nm等，但不一定是真正的7nm，5nm。所以衡量工藝的另乙個指標更準確些，就是單位面積的電晶體數量。
根據邊長與面積的關係，如果7nm單位面積的電晶體數量，達不到10nm的兩倍，那麼可以說7nm縮水了。
當然，手上沒有台積電，三星，英特爾的具體技術指標和資料，說台積電和三星的工藝是縮水的，也許是Intel 7nm難產來忽悠人的呢（手動狗頭）
半導體領域最近經常提到的7nm, 5nm工藝是什麼？
Dr 黃胖胖 1 青年問禪師 大師，這5nm比7nm的工藝進步在什麼地方？大師微微一笑，把青年帶到寺廟前，指著廟前香爐問道，這方寸香爐一指粗的香可插幾隻，而半指粗的香又可插幾隻？青年恍然大悟，隨即從背後雙肩包掏出他的dell筆記本，開啟一頁PPT，對禪師說道 大師請看，乙個標準的設計邏輯單元可理解為...
晶元的7nm 5nm是指什麼？為什麼這個指標這麼重要？
船長 5nm或者7nm指的是什麼？我們平時所講5nm或者7nm說的是電晶體的寬度 也叫線寬 要想做到奈米級的電路，工藝難度是很難的。在製造電晶體的中國產中涉及到光刻 刻蝕等複雜的加工工藝。台積電就是從阿斯麥爾 ASML 採購了可以加工5nmEUV光刻工藝的光刻機，而中芯國際因為美國的封鎖，從阿斯麥爾...
華虹14nm良率25 ，從半導體工藝階段來說，這算是個啥水平啊，離量產還多遙遠？
周生 1.工藝開發而言，SRAM Functional 有良率 就是巨大的突破 2.勉強算半成熟工藝的14nm，參考先進廠商採購到的工藝裝置沒有明顯瓶頸的情況下，25 到90 的良率提公升是可以很快的。3.新工藝開發從有良率階段到量產之間，通常耗時更長的階段不是SRAM良率提公升這個階段，工藝驗證可...