1樓：安村老實人
大一寫出這樣的東西很不容易了。作者可以繼續優化，比如out of order，各種cache的技術等等。答主所在大學本科生的computer architecture課程project就是做到這個level（不過是大三大四學生5個人一起做半個學期）。
一般會做到R10K的renaming，load/store queue, branch prediction, cache會做一些write back, victim cache, stride prefetching等等。
2樓：
只想說大一這個程度，讓我這個搞體系結構phd，現在美一top半導體晶元廠商工作的渣渣感到羞愧。我大一的時候還不知道什麼叫做體系結構呢，verilog也沒聽說過。此小朋友有前途。
3樓：
VHDL
Verilog這種東西，只是做邏輯，可比微控制器C語言/組合語言容易多了。畢竟時代在飛速進步啊，現在這點破玩意兒隨便找個9歲小朋友都能完成的。到了大一才只能做出這種爛玩意兒，也好意思出來炫耀。
在很多年前，就算像我這種弱智，大一的時候該學的東西不好好學，不看書自己閉門造車，結果花了一星期才完成5級流水線(注意我也沒想到國內的野雞學校課也能那麼多，弄這個東西把我空餘時間全佔了，因為是瞎搞的，一開始有一級流水線延時特別大，改了不少才讓他們比較均勻，把頻率提上去的，不過其實想想也沒花多久啊)，不也一直當成笑話講的。(你們讀大學時，第一門程式設計課是用什麼程式語言？ - 知乎使用者的回答 不信，可以去問 EDA技術與Verilog HDL 這本爛書署名的作者，哪個都可以。
)我就是來反對很多其他答案的。這有什麼厲害的。完全就是個水貨。
就是這樣
4樓：郭雄飛
我大三時寫過乙個8-bit RISC CPU，自定義的指令集，單指令單週期。最大的特點是支援硬體多執行緒（總要有點亮點）。
拉了室友移植了binutils使其支援彙編到二進位制。外設包括PS2, VGA, GPIO。
demo執行在FPGA上，用彙編實現的。包括乙個在顯示器上的簡易terminal用來做簡單的運算以及顯示存在flash的點陣圖，還可以控制燈。
專案的名字叫「MTM多執行緒處理器」，我設計了LOGO，還有完整的ISA手冊。當時參加了OpenHW開源硬體大賽，所有東西都開源了，http://www.
openhw.org/project/inde
x.php?act=view&id=290
。憑著做這個專案的積累，我乙個計算機專業的學生畢業找到了Digital IC工程師的工作。
不過您可真的別當真，現在回過來看來那時的專案那才叫乙個圖樣圖森破+拿衣服.....
5樓：
大一程式設計屌炸天的倒是多了去，但是自己上大學前搞微電子也是太屌了，畢竟這個東西實踐難度太大了，幾乎沒有可能乙個家庭有支援這種實踐的環境。
可否評價這個武將設計？
知之為呼呼 削之前，第一輪多摸一張多一回合，第二輪翻回來多摸一張，多動一輪多摸兩張，輪均賬面收益，多摸2，多殺0 5刀，削之後，第一輪多三牌一刀，之後每輪多摸一牌 不削比較好 愛你的貓拋瓦 想法很不錯，在太陽神三國殺裡也有乙個類似的鄧士載。鄧士載 爭功 任意其他角色的回合開始前，若你的武將牌正面向上...
設計 CPU 需要看的書？
Lecture1 然後把模電的MOSFET之前的部分學一學，開始數電，數電學的差不多了可以看看體系架構，我建議初學可以看看Harris寫的Digital Design and Computer Architecture 從數電到體系架構講的比較條理 以及計組的名書微機原理軟硬體介面，都學完了，你也就...
如何評價我設計的這個三國殺武將 ？
李李李金澤 這個角色估計也就是風包的水平。回合外沒有防禦和輔助的能力，回合內的菜刀，優勢1不斷殺，優勢2不斷距離。相當於乙個加強版的關羽，但是不如現版本手殺的界關。界關至少能收保護費。 每回合限一次，你可以將所有手牌當 殺 使用或打出 無距離和次數限制 結算結束後，若此 殺 造成了傷害，則按轉化牌中...