1樓：咆哮的CPU
從沙子到CPU成品中間，有幾百個環節，每個環節都能提供幾百人到數十萬人的就業崗位
而且還是單線的，缺一環下面那環就進行不下去那種這種情況，如果想躍遷
請你想象一下如何帶著這數百萬人一起躍遷？
2樓：勝勳
1，為什麼CPU的製程是按照65nm/45nm/28nm/14nm/10nm/7nm……這樣的順序來？為什麼沒有出現30nm、20nm等數字？
純粹是為了電晶體數量的「整數倍」提公升吧
根號0.5 = 0.7071
所以把製成按照「上一代的 0.7071倍」發展，就能實現「電晶體數量剛好翻倍」的目的
2，為什麼CUP的製程不能跨代發展？掌握了28nm的我們，直接研製7nm的阻礙是什麼？
也許兩者之間的製造流程不一樣吧
3樓：acebear
為什麼馬斯克要移民火星？直接跨代星際移民到數光年外的星球上不好嗎？
為什麼中國要研究可控核聚變？直接跨代研究反物質湮滅發電站不香嗎？
為什麼中國要發展高鐵？直接跨代研發垂直起降私人飛機不行嗎？
為什麼中國要研發5G 6G通訊技術？直接跨代發展中微子/引力波雙模混合通訊不可以嗎？
憋大招當然理論上也不是不可以，遊戲裡也真有人這麼做
憋大招的問題就是在大招憋出來之前，是只有投入，沒有產出的
假定我們現在的生產能力是100/年，消耗是50/年，有多餘的50/年用於發展
（可以理解為，如果我們所有人都生產衣食住行物資，那麼1年可以生產100個單位
但我們所有人其實只需要消耗50個單位，所以我們可以只讓一半的人來生產這50個單位的物資
而另外的一半人來研發科技）
假定一項科技需要200個單位能研發出來，那麼共計需要4年時間，200/50=4年，很簡單吧
假定一項跨代科技需要400個單位能研發出來，那麼這樣需要8年時間，400/50=8年，so easy!
下面是關鍵點了
如果需要200個單位能研究出來的科技，研發出來後，能使我們的生產能力翻倍提高到200/年，那麼我們每年其實只需要1/4的人來生產衣食住行物資，每年能用150單位來搞科研
於是我們現在先研發低階的200單位的，還是花了4年
然後再研發400單位的，這時 400/150 = 2.67年
一共是 4+2.67 = 6.67年！你看！比直接跨代研發的8年快多了！！！！
如果你了解銀行複利計算，你會知道，最快的增漲是以自然數e(2.718)為底數的增漲 小螺蠣：自然對數的底e到底有多自然
跑題一點點：
相比現在計算機採用2進製，理論上3進製更接近2.718，會更強大一些
比如，同樣採用6個狀態，用2進製，可以表達3位，最大表達 2^3=8個狀態
而如果還是用這6個狀態，改成3進製，可以表達2位，最大表達 3^2=9個狀態
32位無符號整型，現在2進製下共64個不同狀態，最大表達2^(64/2)= 4G（40億)；如果用3進製，用63個狀態，最大可以表達3^(63/3)=10G(100億) 三進製計算機 - 搜尋結果 - 知乎
但使用3進製會更複雜一些，所以現在計算機使用了2進製，理論上沒有3進製強大，但實際上更簡單，更易於設計和製造。
參見 https://www.
這個回答裡針對CPU技術更具體的回答，你會注意到「比如Intel 10nm相比14nm，最大密度提高2.7倍」，2.7這個數字好眼熟 ，說不定真的是intel科學家在追求極致，但intel追求2.
7倍差點翻車了，導致大家都選擇更穩妥一點的2；實際上這幾年看來，「每代力爭密度提高2倍，所以這個間距一般為根號2的幅度微縮...」，
所以，2.718是限制不能跨代發展的根本原因！不止是CPU，所有這種可以在前乙個基礎上以乘法方式發展的，都不能超過2.718，超過了反而更慢！
同樣的原因，打遊戲憋大件的往往會輸~
4樓：紅巨星
進步多少算跨代？
如果按密度翻倍的話，英特爾近兩代都是超過了，而台積電都是略差一點，三星注水最嚴重。
幾代積累下來，到10nm已經完全錯位了。
放幾張圖
5樓：pansz
CPU製程可以跨代發展，但代工廠的製程不行，步子大了容易扯著蛋。
AMD可以從14nm的GF換到7nm的台積電，從CPU設計角度跨代沒問題。
但是台積電之所以有7nm也是一步乙個腳印過來的。10nm製程是高通蘋果華為的訂單幫他完善的。
6樓：MebiuW
對於正常的半導體工廠來說一般不會跨代發展，因為目前看來按照乙個恆定的0.7X（密度2X）速度、或者更小的速度去發展可以比較好的平衡發展速度和風險。過於激進的策略可能會翻車到萬劫不復，你看Intel的14nm和10nm提公升密度進步後翻車到什麼程度，而每次非常保守的台積電現在情況怎麼樣？
半導體行業的約定俗成中，每一代工藝應該提公升一倍的密度，由於電晶體數量可以近似看做在乙個二維平面內的內部矩形數量，電晶體的一邊縮短到0.7X，那麼整體面積就是0.7*0.
7=0.49 約等於密度翻倍，所以一代工藝到新一代工藝，通常就是0.7X附近的命名，再隔一代就是0.
5X。實際當中每一代不一定提公升兩倍密度，但大體還是採用這種方式，差不多夠一代就0.7X。
所以你可以看到正代工藝大約是這樣的路線：130nm 90nm 65nm 45nm 32nm 22nm。
TSMC 三星等代工廠為了滿足客戶需求，可能會有半代工藝，基於當前工藝改進，但又不足一代，所以可以看見有80nm 55nm 40nm 28nm 20nm等，半代工藝也大體遵循0.7X 每兩個半代之間差0.7X。
進入到FinFet時代後三星率先開始注水，14nm密度基本和20nm類似，但是為了體現FinFet優勢，注水命名了20FF為14FF。台積電也同樣注水命名20FF為16FF。Intel沒注水，但因為下一代工藝密度提公升較大，22nm進步了1.
5代到了14nm 而不是16nm。此時把14nm扶正成為正代工藝，隨後大家在自己的標準上（代工廠注水一代，Intel沒有），陸續發展了10nm 7nm。期間有一些沒到一代的半代工藝（12nm 11nm 8nm 6nm等）
到了7nm之後，三星再次注水這次沒有什麼革命新技術，直接把7nm第二代7LPP改名為5LPE，可以說對於三星幾nm已經沒多少實際意義了，7nm 6nm 5nm 4nm全都是和台積電7nm同代，和Intel10nm同代。
台積電注水一次後沒有再次注水，Intel依舊沒有注水，所以Intel 7nm 台積電5nm 三星3nm這個看似三代工藝的其實是一代工藝（按照密度算）。
當然對於晶元設計廠來說，就可以選擇最合適的工藝，如果工廠有N+1代工藝，直接跳過也是可能的。
7樓：JZWSVIC
這個65nm/45nm/28nm/14nm/12nm/7nm倒談不上CPU的製程，一般這是FET的柵極間距線寬的數字，這些數字的變遷往往代表著晶元微縮的幅度，即你可以理解為理想狀態下，柵極間距縮小，電晶體整體也會縮小，平面雕刻的FET按照摩爾定律的要求，每代力爭密度提高2倍，所以這個間距一般為根號2的幅度微縮（平方就是2了）。當然進入finfet時代，如果你真的按根號2的比例來微縮電晶體，大概就是根號2的立方了，比如Intel 10nm相比14nm，最大密度提高2.7倍，就是接近根號2的立方，但由於Intel10nm的前車之鑑，現在沒人真的這麼幹了
當然一般大致按0.7來算，所以65nmX0.7是45.
5，45.5X0.7是31.
85，大致形成了65nm到45nm到32nm到22nm到14nm到10nm到7nm的歷程，由於乘的數並不是什麼整五整十，甚至只是個奇數7的小數點的數，也就很難遇到整十整十的數連著出現，當然目前完全遵循這個全代工藝規律的只有Intel，號稱摩爾定律捍衛者的，所以問題來了，這裡沒有提到28nm 12nm啊，那就要說半代工藝了，早年Intel工藝領先，在摩爾定律驅動下製程遙遙領先對手，台積電逐漸使用一種叫半代工藝的說法來與Intel進行對標，比如90nm到65nm之間，有80nm，65nm到45nm之間有55nm，這種說法表示介於兩者之間，有過渡節點的意味，所以55nm後有40nm，然後有28nm，然後有20nm，其實還是基於X0.7的規律來的。
尤其是自從10年前的40nm世代開始，由於intel已經率先在08年以45nm HKMG工藝量產，標誌傳統IDM已經無法與其競爭的情況下，比如IBM等IDM逐漸也進行外包生產，此時代工廠已經統一口徑推出半代工藝，所以你會發現台積電這樣的代工廠沒有32nm，22nm這樣的工藝，而是與intel這樣的全代工藝錯開，CPU上的intel和AMD還會使用全代工藝，SOC已經跟隨代工廠使用半代工藝，當然隨著Intel工藝停滯，台積電也用不著用什麼半代工藝的說法來遮遮掩掩了，台積電自10nm後，也是10nm 7nm 5nm 3nm這樣作為大節點推進，當然嚴格來說還有個6nm，其實也可以理解為7nm與5nm之間的東西。
至於製程能不能跨代，那肯定能啊，中芯不是已經量產14nm了嗎，從28到14還不算跨代？至於直接研製7nm的問題，我覺得不要整天想這些，沒啥意義，如果這只是個數字遊戲，你只要做乙個比14nm好的，你願意叫7nm也行，如果你想造台積電7nm的產品，那其實是乙個深刻的社會問題，技術只是乙個較小的方面
8樓：超合金彩虹糖
CPU的製程當然可以跨代發展，比如說AMD的ZEN2就是，ZEN+原本還是12nm（即14nm改良），ZEN2直接跨過10nm上7nm了，
而且「為什麼不出現30nm、20nm之類的數字」，這種製程一般是晶圓廠研發的時候定的，某些廠家注水也隨便叫，像Intel的14nm和三星的14nm就完全不是乙個級別的，後者被前者碾壓，所以不能光看數字，其他方面也要兼顧看，比如說漏電率、比如說效能，
20nm這個節點台積電有，
CPU跨製程發展是可以的，但是前提是你得有能用的跨代的製程可以用啊，都沒東西用那怎麼跨嘛，直接從28nm跨去研製7nm不現實，別的掌握先進製程的廠家都是一步乙個腳印走過來的，這可是最尖端的製程了，幾乎不可能讓你就隨便說做7nm就做7nm，而且7nm造出來你還得量產啊，要是良率不達要求，強行量產，那還非常虧的，
然後製程進步之後最好是微架構也有改進，這是提高IPC的途徑，只提高製程也不可取，不能指望先進製程總是能夠提高頻率，微架構的改進還是需要同步進行的（其實這個難度也不小），
現在好像國內剛好10nm搞好，但是良率方面還在提（我聽說中芯的14nm良率都不好看），還不能商用，這種事真不是說加速就加速得了的，領導一拍腿，下面磨斷腿，
不知道後續7nm節點要不要用到EUV光刻機，台積電的初代7nm是沒有用EUV的，但是三星的7nm用了EUV，如果是學三星的話，那EUV光刻機這裡得有滿足需求的數量才行啊，滿足數量之後研發才進行的下去，
路漫漫其修遠兮。
CPU 的製程越來越小，為什麼不通過增大面積來提高效能？
YOYO 一直是兩條腿走路的。在製程變小的同時，高效能領域die的面積在高效能也是盡量做大了。參考intel鉑金系列CPU 但是在同等製程的情況下，die的面積也受制於多個因素。1 散熱，整機工程設計的時候，單個晶元的功率一般不會超過150W，否則散熱就有比較麻煩。你看intel伺服器CPU就是基本...
時代發展帶來了生活質量的提高，可為什麼現在的孩子卻越來越難教育？
李如一 可能是因為雖然表面上看來中國民族主義思維強盛，但父母們都意識到了必須要 Ask not what my country can do for my kids,ask what I can do to undo what my country did to me,so that the sam...
為什麼intel的cpu不能安到amd的主機板上？
在以前是可以的，Intel和AMD用的都是Intel的晶元組。但後來，AMD用了自己的CPU底座和晶元組，兩者就是完全不一一樣介面設計，甚至完全不一樣的微構架。既然CPU的構架都不一樣，兩者的CPU和晶元組怎麼可能相容？ 苕子 這個問題問反了！其實是intel不允許amd的cpu安裝在intel的主...