將計算機中的「低電平為0」改為「無電時為0」會有什麼後果？

1樓：陳睿陽

FPGA中，或者說邏輯器件中的高阻態應該最接近你說的無電的含義了。

那麼此時這個高阻態的輸出如果接了后級電路，那麼對於后級就相當於沒接。此時這個點的電位沒有任何意義，且實際電位由后級輸入端的狀態決定，是個不定態。可能既不是高也不是低，通常用Z表示。

這樣的電路狀態是不能作為確定的0來表示的。

2樓：

如果「無電「理解成無電流(開路)的話，可參考歷史上三極體或電子管設計的計算機，裡面比較多電流控制的器件，後果就是密度低、功耗大和速度慢(三者相互關聯)。

分享、反對、舉報三連！

3樓：張王李戴

低電平是個相對概念。相對於高電平和接地。所謂無電的一種理解是開路狀態，開路狀態整個計算機系統就不工作不存在電壓差，也就沒有所謂的高低電平態。

另一種理解按照常識認為無電是接地態。但是接地點根據電路的設計不同高低電平的意義也不同。比如兩電池串聯，在電池正極接地，那麼負極就是低電平，正極是高電平。

如果在中間接地，那麼正極是高電平，接地和負極端是低電平。在負極接地，那麼正極就都是高電平。但是訊號電平（交流電）是可以有負值的，即負電壓。

所以不能簡單說無電。

4樓：皋月

設計上不可行，費電

cpu接收訊號，你無電時為0，意味著給電是1，不給電是0。一組資訊是可以接收的，但是這組訊號接收完之後呢，不接收訊號的時候，cpu還是會判斷傳輸的是0，邏輯上不通。不接受訊號低電平表示的話(增加條件)還是費電。

或者說，低電平高電平是開關控制。無電平高電平只能是高電平控制了。

這有點像用非門代替與門或門，但實際情況就是三個門缺一不可，這也是用一些電力(跟無電平傳輸資料比較)來換取的結果。(而且綜合來看還是低電平省電)

5樓：Haze

低電平0也是乙個固定的電平，而且上電狀態低電平不是絕對的0，是uV-mV量級取決於電源上的雜訊. 無電時為0，如果沒有理解錯的話是什麼都不接？那麼global GND 這個點就是floating的狀態，沒有人知道這個點的電壓到底是多少.

這個狀態很危險，晶元很容易就燒了.

6樓：xmar

對於電路系統，無電時其狀態是不確定的。因為，雖然本電路系統沒有供電，但系統不是孤立的，與系統相連的其他系統也許有電、也許空間有電磁場干擾，這些都會導致無電電路狀態隨機、高低電平不確定，造成系統混亂。因此，將電路系統「低電平為0」改為「無電時為0」看是可以大大降低系統功耗，其實不能。