為什麼電流鏡結構的 cmos 電路所在支路電流一樣,而不管電流輸出負載?

時間 2021-05-31 00:17:06

1樓:大凱

前面幾個回答都挺好的。我想就怎樣學習來說兩句。首先不要太在乎什麼所謂映象,共源共柵,共什麼什麼的說法,那只是給講解起個名字。

模擬積體電路工程師所把玩的物件是mos管,你把一堆mos管搭到一起,你需要對mos管本身的特徵曲線非常清楚,電流對兩個電壓的曲線是一切分析的基石。分析乙個電路的工作點,就是要把每個管子處於那兩條線上的哪個點給求個解。所以別看映象就以為電流相等,那只能給你提供乙個思考的初始值,想清楚每個管子,才有正確解。

2樓:

你的分析建立在一級模型的基礎上。不知道你的模電教材有沒有講mos的特性,常見的模擬電路書籍如拉扎維的書,第一部分都是要講溝道長度效應,即使在飽和區,源漏電壓也是影響電流的。即使不考慮溝道調製,電流小的那個管子會進入線性區

3樓:然也

同一支路電流一定相等。如果nmos 在vgs產生的電流比pmos提供的大,會使漏極電壓下降。過大的vgs會使nmos進入線性區,但電流還是一樣大。

反之,漏極電壓上公升,可能使pmos進入線性區。

這也是為什麼有源負載放大器需要共模反饋來使上下管子電流在管子都飽和的情況下盡量一致的原因。

不知道我理解對你的問題沒有。

4樓:

電流鏡同樣的有負載效應,它可以驅動的只是遠小於它輸出阻抗的負載。

dc上可以用mos電流不對vds敏感解釋。

從全頻率角度而言,本質上還是電流鏡輸出阻抗遠大於負載時才成立。

所以電流鏡還是看負載的。只不過dc輸出阻抗很大而已。

5樓:tang

這前提是你PMOS在saturation裡面,所以他的電流對vds變化不敏感,你下面NMOS再怎麼弄,只要保證我PMOS的vsd不要小於一定值就好,其實相同的,你下面NMOS也工作在saturation的話,那他們相連的節點無論電壓怎麼變,對NMOS能sink的電流影響也不大,當然前提是NMOS的G電壓正好可以提供PMOS提供的電流,不然直接乙個inverter到rail了就。你不明白可以下個LTSPICE自己搭乙個current mirror看看。

還有大神這些詞別亂用,擔當不起。

為什麼串聯電路中的電流處處相等?不是已經被用電器消耗了電能麼?

杜鵬 消耗電能,但不是消耗電流,題主沒有把什麼是電能搞清楚。電能是正負電子分開後所具有的勢能,就好比一群小朋友爬到了滑滑梯頂部,這個時候,他們相對於地面就有了勢能,這個是重力勢能,你可以模擬電勢能,然後小朋友往下滑的過程,可以模擬電子做功的過程,小朋友可以理解為電流,他們滑倒了地面,沒有了勢能,但小...

併聯電路各支路電阻不同,電流為什麼不往電阻小的地方跑?但是短路的時候電流就往導線跑?

hope 電阻小的跑的多,電阻大的跑的小。短路也一樣。純電阻電路總是遵循歐姆定律。短路的時候大電阻的地方其實也有電流,電流比就是他們的電阻反比。只不過短路的時候短路電阻非常小而已,所以大電阻處電流很小。老師這麼教是一種偷懶的做法,嚴格來說是不正確的。 情極是毒 打個簡單的比方,乙個盆或者桶也行,底部...

為什麼在基本電流源電路中,想獲得較大的R值,在積體電路很難實現?

曲終人散 對於積體電路中的無源電阻R之所以不能做得很大,一是面積問題,積體電路中的無源電阻都是通過方塊電阻來表示,阻值要大其中包含的方塊數就要多,這就不可避免地會增大積體電路的面積,而積體電路的面積一大起來其良品率 每晶圓產量 成本等等都會受到不利的影響 二是嚴格來說積體電路中並不存在純阻值的無源電...