1樓：Faust.Cao
現在想想鍺的各項效能都太過於平庸，算是比上不足比下有餘。
從工藝複雜度和成本角度，鍺優於三五族材料，卻差於矽。這點其他答主回答的很棒
從高速特性角度，鍺遷移率優大於矽，卻小於三五族材料，可以做SiGe-HBT
從光電特性來看，鍺是一種準直接帶隙材料，發光特性優於矽（張應變鍺），且禁帶寬度剛好對應近紅外光通訊波段，光電特性優於矽，可以做光電探測器等。但差於直接帶隙三五族材料。
鍺真的是奉行的是中庸之道啊，沒有太大的不足，也沒有什麼特別的閃光點，所以發展的一直相對不溫不火吧。
2樓：哈哈欠為你違逆
矽元素在地殼中的儲量十分驚人且非常充足（僅次於氧），氧矽鋁鐵鈣……「鍺」的儲量當然比不上氧和矽，關鍵在於「鍺」的分布特別的分散，幾乎沒有比較集中的鍺礦，這就為開採鍺增加了巨大的難度。
矽的儲量不僅充足開採也十分方面，而「鍺」卻因為分散而增加了難度且需要耗費更多的產能。
「矽」的穩定性相對來說比「鍺」更高，尤其是它們的氧化物更是如此。二氧化矽是緻密的絕緣體，且不溶於水。但氧化鍺就比較蓬鬆啦，且溶於水。
除此之外，「鍺」在高溫下極不穩定，比矽重且易碎。
3樓：蜀山熊貓
主要還是成本及可靠性原因。
製造一塊晶元，必須要考慮到其商業價值，而衡量晶元商業價值的最重要指標就是PPAC，Performance(效能）, Power（功耗）, Area（面積）, Cost（成本），也就是同等效能的情況下，功耗最小，面積最小，成本也最低，這是大家所夢寐以求的。而目前商業製造工藝——雙極性（Bipolar）工藝，CMOS工藝，Bi-CMOS工藝裡，能滿足最佳PPAC要求的製程只有CMOS工藝。
NMOS截面圖（圖自半導體行業觀察）
CMOS工藝的技術核心就是MOS管的使用，MOS=Metal- Oxide -Semiconductor, 從名稱就可以看出Oxide氧化層是這個工藝最特別的一處，的確它正是整個CMOS工藝的核心。 它構成了MOS管形成的關鍵層——柵氧化層，柵級加電壓後，利用MOS電容效應， 源端和漏端直接的襯底反型形成溝道導通，關掉電壓後，溝道關斷。 MOS溝道形成的關鍵正是柵氧化層， 柵氧化層厚度決定了溝道的開啟電壓（閾值電壓,Vt），越薄其閾值電壓就越小，柵氧化層厚度的變化，從厚到薄，依次形成了常見的MOS管：
超高壓管，高壓管，常壓管，低壓管(lvt)，超低壓管（slvt）。。。
閾值電壓是管子動態功耗關鍵指標（P=IU），也就是說閾值電壓越低，功耗也就越低，所以目前應用於CPU這類邏輯電路為主的晶元，其主體都是低壓或超低壓管。
如果要柵氧化層極薄，也就可能幾個原子厚度，那麼一般有如下要求：均勻，緻密，穩定，純淨無雜質（雜質會影響Vt），而矽的氧化物，SiO2恰恰可以滿足這些條件，其在極薄的狀態下，都可以達到很穩定的狀態，是質量極高的氧化層，而鍺的氧化物相比之下就不適合做柵氧化層了。
最重要的是，製備二氧化矽根本無需太多額外的工藝步驟，直接將矽片推去氧化即可，要做的僅僅是控制其氧化溫度/時間等，成本幾乎可以忽略不計（很多高校自己的工藝線都能做出質量極高的薄柵氧化層。）。而使用其他材料的基底，還得增加工藝步驟塗抹其他氧化物上去，這成本增加了不說，而且也增加了無謂的可靠性風險,遠鄰比不了近親啊。
如果當初以鍺基為主攻方向，花同等資金投入的情況下，要做到當前矽基7nm的水平，可能性極低。
矽的資源儲備可謂用之不竭，又不用費太大勁就能得到有完美的柵氧化層，行業裡將矽稱為天賜之物，並非誇張之詞。
鍺在半導體行業中還是很重要的，最重要的運用是鍺矽襯底的SiGe BiCMOS工藝，一些高效能的射頻專用積體電路會採用，但成本較同製程矽基BICMOS要高；另乙個就是表面摻雜鍺提公升溝道載流子遷移率。
4樓：hope
帶隙是乙個因素，鍺的暗電流大，室溫下開關比差。
然而鍺的高遷移率是的鍺電晶體有著更高的高速性，高頻下和低功耗下優點突出。
碳化矽和氮化鎵帶隙高，但是沒有氧化層以及高昂的製備效率，較高的晶格缺陷和雜質濃度，是的高度積體電路非常難做，適合做功率器件。
然而矽卻有著看似很平常卻不可思議的優點。
原料的豐富以及化學提純的容易使得純度可以做很高且可低成本大規模生產，目前都可以做11個9的純度。
天然緻密的絕緣氧化層非常適合做基底且保護晶元。力學和化學性質穩定。
高硬度和脆性使得不容易產生位錯以及保持基底的穩定。
這些不影響矽電晶體的效能，卻是使得矽電晶體能夠大規模整合化生產。
從電晶體發明到現在七十多年，做材料和做化學的可能有吹過100種以上材料比矽優異且將要替代矽。
然而，矽表示不care，這就是學術理想和實際的差距，縱然你在某方面有優勢，然而在量產，不可克服的缺陷判了死刑。
5樓：大理想家
一言以蔽之：常溫下，鍺的帶隙為0.67eV，比矽的帶隙1.12eV小很多。
帶隙小的最大影響是，室溫的時候有過多的熱電子激發到導帶，這對於半導體器件的效能有很大影響。換句話說，鍺不可控的熱電子會成為限制半導體器件的重要因素。
6樓：靈劍
最根本的，你說的這個是BJT三極體的開管電壓，不是MOSFET的開管電壓吧？印象中CMOS的開啟電壓是可以更低的。導致工作電壓不能更低的是寄生電容吧。
7樓：
矽最最重要的優點是：易在高溫、含氧氣氛下形成均勻、緻密、高質量的氧化層。
對於CMOS工藝來說，氧化層的質量、製備的便利性和成本是非常大的考量。矽的這一點使其超越了包括鍺在內的一系列半導體材料。
其他答主的回答都非常精彩，但從歷史的角度上來說，其實其他原因相對來說都是次要的。
8樓：LEOO
我以前查過這個問題，答案就是鍺太貴。矽可以從沙子提煉，取材方便。另外用其他方法也可以降低mosfet管的閾值也就是你說的低電壓，比如提高製程。
如果你對半導體材料感興趣，可以研究碳化矽，氮化鎵，這些未來半導體材料。
9樓：
矽鍺原子結構不同，矽原子比鍺原子小，單位質量的儲存效率肯定是矽高，矽原子的三層結構很明顯比鍺原子的四層結構穩定，鍺已經出現金屬性了，儲存穩定性上矽更好！
根據儲存材料的三大標準：合理，安全，有效！
鍺在安全和有效上已經撲了！
10樓：
由於熱運動帶來的雜訊，任何電子器件都有一定的錯誤率。錯誤率正比於exp(-E/kT)。E是乙個操作涉及的能量，T是溫度，k是玻爾茲曼常數。
能量越低意味著錯誤率越高。或者需要更低的溫度來達到相同的錯誤率，或者在相同的溫度下需要更重的糾錯策略來保證低錯誤率。
從量子不確定性的角度看，由於能量和時間的不確定性關係，能量越高對應的操作時間越短。也就是時間解析度越高，單位時間可以編碼更多的資訊，訊號傳輸處理更快。
所以如果採用能耗低的材料在常溫下工作的話， 可以預計得到的是乙個需要更重的糾錯策略，工作得更慢的計算機體系。
11樓：逗逼宮
當然可以用鍺，現在就已經有鎵鍺的板子了，如果有需要，也會有鎵鍺的cpu
但問題是，鍺貴啊，貴的東西怎麼量產呢？所謂節能也好，降損也罷，都得是有利可圖才能形成商業行為，當資本認為投入產出不合理時，就不會有資金注入進來。
再者，原材料改變，生產工藝必須改變，改變公益厚的生產質量如何、良品率如何，是否能收回成本，這些的事未知數，未知數就代表了風險，哪個資本願意冒風險呢？
12樓：後海
成本和儲量啊，晶元是要大規模使用的當然是選擇沙子裡提出來的矽啊。鍺也不是沒有使用，只是使用領域基本限定在軍事領域和高精密的儀器上。
這個問題其實和金銀的導電性更好，但是為什麼用銅作導線是相似的。
13樓：撲克先生-AQ5J
電線為什麼用銅而不用導電性能更好的銀來製作？
高讚的各位同學可以開工了，不要超過3萬字。
我想說的只有乙個字。
賤。北齊·顏之推《顏氏家訓·勉學》：「鄴下諺曰：博士買驢，書券三紙，未有驢字。」
博士買驢是乙個漢語詞語，拼音是bó shì mǎi lǘ，意思是比喻行文囉嗦，廢話連篇，不得要領。譏諷寫文章長篇累牘而說不到點子上。
14樓：蒙塔基的鋼蛋兒
1.鍺管貴
2.鍺管受熱後漏電流比矽管大。
關於第二點，之前我的乙個專案上發生過這個bug.電池放電超過了70+度，這時候緊緊靠著電池的PCB板溫度也很高。如果此時乙個外界的電平訊號想送到給微控制器，可是實際上偏偏通過了乙個明明不是讓電流這麼走的迴路(漏電流的問題)，微控制器就獲取不到這個訊號了，我的專案中，是開關訊號，相當於關不了機。
15樓：Kane xu
因為禁帶寬度不同，矽約為鍺的兩倍。禁帶寬度直接決定器件的耐壓和最高溫度工作溫度。顯然禁帶寬度更寬的矽更適合高耐壓和高溫。
實際上現在的寬禁帶化合物半導體更適合做積體電路和器件，只是遲早問題。
16樓：
超大規模積體電路只能用矽襯底，為什麼？便宜。當年IBM和AMD搞 SOI，超級貴，堅持幾年後，撐不住，fab都賣掉了。
原來手機RF開關和PA都不用矽片，這兩年，IBM在搞RFSOI，SOI貴，還是比三五族的便宜太多。過兩年看，5G RF 會有不少RF SOI的switch 和 PA。現階段，從生產工藝出發，外延片做CPU和手機SOC 還是最經濟高效的方式。
為什麼便宜。1，矽 ，儲量大。2，氧化矽，氮化矽都是絕佳的絕緣材料，而且穩定性好，做隔離材料，不用再找新材料。
3，矽的NMOS和PMOS 閾值電壓匹配好，容易造CMOS。4，DRAM，NAND 大規模生產，很多裝置，材料是和ULSI/VLSI 是一樣的。華虹NEC一廠是從DRAM廠轉到ULSI/VLSI的。
不是很系統，後面再想想，再整理。
17樓：繪丶心
鍺啊。。。。你考慮用鍺做個mos管，然後再考慮下怎麼做器件隔離你就知道為什麼了。現有工藝是真的難實現。
當然現在已經有用鍺材料探索做adc的了，還做的很好。
18樓：
電線為什麼用銅做，而不用導電性能更好的銀做？答案是顯而易見的，成本問題。所以你的這個答案也同理可知了，地殼中元素含量，氧矽鋁鐵，矽佔第二，說誇張點隨手一抓就有，你說的鍺含量才多少？
19樓：中二癌晚期患者
第一，對於現階段的積體電路，尤其是數位電路來說，很少有用二極體的，基本都是CCMOS結構（見拉貝艾數字積體電路，這是基礎，先不考慮dynamic circuit 和 ratio logic）。
對於CMOS電路，主要功耗是動態功耗，靜態下功耗很小。除非到了某種特定情況下，漏電較大，靜態功耗才不可忽略。對於動態功耗，大致與VDD成二次方關係，電壓下降可以大幅度降低功耗，但是同樣也會有問題。
第一，電壓下降會造成對負載電容充放電電流的下降，拖慢組合邏輯運算速度以及造成波形的變形。尤其是對於時鐘頻率較高、Tsetup margin較小的系統來說，可能造成時序邏輯混亂。
第二，電壓下降太多有可能導致組合邏輯本身發生邏輯混亂。
第三，對於閾值電壓太低的器件，其構成的CMOS結構很有可能雜訊容限過小，發生邏輯混亂或者系統尖峰毛刺過多，就算不會到尖峰毛刺這麼嚴重，至少也會造成靜態功耗上公升。
第四。對於鍺材料來說，其氧化層結構並不好。做工藝的人經常說，Si-SiO2介面是上帝的介面，十分完美，但儘管這樣，其表面聲子散射依舊使得載流子遷移率下降了一半左右，載流子速度也就下降了一半。
至於鍺材料，其介面態更不理想，速度也沒有理想的那麼快，所以很少有人用鍺材料來做MOS結構。
第五，鍺氧化物薄膜本身很難做到像二氧化矽那麼完美，所以它的時變擊穿特性並不太好，即便不考慮時變擊穿，它內部的電荷量會隨著時間變化而變化，一方面，這會導致閾值電壓漂移，另一方面，一旦採用場氧結構，鍺氧化物會導致側向的漏電流大大增加。這僅僅是普通環境，如果上了輻照環境，簡直難以想象。
最後，鍺材料的特性很適合做BJT電路，但是現在還用BJT，功率太大了，除了一部分有特殊要求的情況，數字積體電路用的著實不多了（僅限數字積體電路）。
做可樂雞翅只用可樂不用醬油，雞翅能著色嗎？
提提 炒冰糖啊！這個適用於所有需要著色的菜式。冷鍋冷油下冰糖，小火翻炒。糖融化之後是在油層下面的糖漿，但是現在還不能放食材，現在放下去的話太甜，並且色澤不好。等糖漿漂到油層上面然後又落下的一瞬間放下食材。食材絕對上色，並且顏色和味道遠超加了醬油著色的。 我家做可樂雞翅從來不用醬油我會告訴你嘛，我不會...
高鐵接觸網為什麼只用25kv的電壓，而不用更高的電壓以降低「線損」？
侯震宇 電壓高了隧道斷面都需要擴挖您沒想到吧？車站站房都需要抬高您也沒想到吧？T梁橋橋面可能要變寬您也沒想到吧？鐵路系統是個龐大的系統工程，乙個引數的變化可能帶來一連串的影響。當然不是說現在是最優解，只是這影響恐怕不是知乎能解釋的。 鐵路報 增加電壓必將導致絕緣要求更高，更高的絕緣要求勢必會增大投資...
英語翻譯 欲知詳情 為何不用know而譯作To request more information？
Annie H 因為有欲 想要 的含義在裡面，To就很好地表達了這層意思。用know的話就只表達了知道，一般現在時的感覺多一些。而且To request 確實是比know更正式，適用於工作，商務書面語。 Phil 可以用know。但是request更書面，正式。英語跟中文一樣，也是分口頭和書面，簡單...