1樓：
1. 金屬電路裡面，自由電子的定向移動速度是非常慢的。要傳遞訊號並不需要把電子移動過去，只要接收端能建立起與傳送端接近的電壓就可以了。
在理想情況下，這個速度應該是電磁波的傳播速度。但實際上電路中會有電容和電感，這些儲能元件積累電荷或磁場需要時間，訊號的傳輸延遲主要受這個影響。
2. 在 CPU 內部、CPU 與記憶體之間，訊號的傳輸和處理確實是多位並行的。為了保證這麼多訊號能同步，會用鎖相環電路產生時鐘訊號，各個觸發器都在收到時鐘訊號的時候開始轉換狀態。
某個觸發器輸出的訊號經過一些邏輯電路後，要在下乙個時鐘訊號到來之前，在接收這個訊號的觸發器上，建立起穩定的電壓；在下乙個時鐘訊號到來時，接收訊號的觸發器從電路上把訊號儲存起來。這個就是同步時序電路的工作方式。
3. 即使有了時鐘訊號，也還要考慮訊號傳輸的延遲。如果各個訊號的延遲差別很大，那麼時鐘週期就要增長，整體速度就降低了。
在晶元內和電路板上，可以控制電路的走向來控制阻抗特性，保持一致的延遲。但在用電纜連線的外部介面，這個就很難保證了。現在的高速外部介面，像 USB, SATA 之類的，都是序列的。
2樓：沒品的青年
哎呀，這不是我的專業課嗎 23333。學渣一枚，詳細的我也不太懂。主要就是各種mos賦予高低電平組成的電路。
好吧，我承認我上課沒有認真聽講過。詳情請諮詢《數位電路基礎》&《微機原理》
3樓：雲天明
電腦裡的資料都是0和1，或者說高電壓，低電壓，貌似是通過電子移動實現的？對這個東西在電腦裡的傳送一直缺乏感性認識，求指點。
不是電子的移動而是電場的改變。當然電場不是瞬間建立的，而是隨著半導體器件中的電子移動建立的，不過這就是很物理的東西了，電子工程層面上不需要考慮這些。
我想到提公升傳輸速度的方式是並行，比如乙個晶元上有N個金屬引腳，意味著這個晶元能一次接受N位資料？但是這N位資料怎麼保證完整性，比如一系列N位資料傳輸的時候，怎麼保證每個N位資料是同步的，且不會和之前之後的位元混淆？
並行，或者說提高位寬是一種方法，還有一種是提高頻率，最終的結果是傳輸速率=位寬*頻率。「晶元接受資料」這個說法是不準確的，電線就直接連在晶元的引腳上，晶元隨時在接受這些訊號。任何乙個引腳電壓的變化都會導致晶元狀態的變化，這個過程是不需要去主動「接受」的。
在晶元設計的時候就已經決定每個引腳電平變化時晶元內部電路的變化。這也是電子和軟體不同的地方吧。
並行資料同步靠的是時鐘訊號，時鐘在並行通訊中是肯定要有的。時鐘通常會每傳輸一位跳變一次之類，具體的工作方式根據協議有區別，接受方發現時鐘訊號變了就意味著該讀下一位了，當然這種方式也造成了並行通訊的頻率不能很高。
還有這種電腦內的資料傳輸是否存在極限速度？
是的，並行通訊的乙個週期必須足夠長。樓上說得蛇形線就是為了提高並行通訊的頻率的。
4樓：lowxiong
最好不要形象成電子移動，那樣對你理解會帶來困惑。
其實資料的傳輸更應該理解為在時鐘的協調下電平狀態的移交，具體是通過匯流排完成的。CPU上有3中匯流排，分別是資料匯流排、位址匯流排和控制匯流排，CPU在時鐘的協調下通過這些匯流排完成記憶體資料的轉移、運算的。資料傳送速度肯定有極限，因為電子狀態的變化速度有極限，通過並行只能在某些情況下提高速度，但並行存在硬體結構複雜、電氣引數不一致導致時鐘頻率降低反而拖慢整體速度的風險。
5樓：電之煉鋼術士
畫板人員簡單說一下，為科普已盡量避開專業詞彙和概念，專業相關人員請查驗相應規範。
1、目前來說，電腦裡的資料普遍是通過電訊號傳輸的，對外有光纖輸出，不過比較少見而且不常用。傳輸的訊號簡單來說分兩種：通過高/低電平傳輸的單端訊號，和通過兩條訊號線電壓差傳輸的差分訊號。
2、目前主流的顯示卡與主機板資料交換協議為PCI-E X8或者X16，為上述的差分訊號，傳輸位寬為8或者16位。目前主流的記憶體與主機板傳輸協議為DDR3，為上述的單端訊號，傳輸位寬為32（單條記憶體）或者64（兩條記憶體組成雙通道）位。硬體上防止出錯主要措施是CRC校驗和奇偶校驗。
3、保證每個N位資料是同步的，這個比較簡單，主要手段就是做到每根線的傳輸條件基本一致即可。也就是保證每條傳輸線的特性阻抗基本相等且長度一致。如果你仔細觀察記憶體條、主機板和顯示卡的話，會發現表面的某些走線是蛇形線。
這就是控制長度一致，保證訊號同時到達的手段。
4、電腦內的電訊號資料傳輸存在極限速度，在目前比較普及而且廉價的FR4覆銅板上大概為10Gbps，再高則訊號衰減過重，基本傳不出去了。
6樓：張浩
以最簡單的8080匯流排為例，除了8條或者16條資料線、若干位址線以外，還有4條控制線，分別是RD, WR, CS, ALE.
讀資料時主裝置會先在RD線上發出乙個脈衝，從裝置接收到RD訊號後把資料準備好，之後主裝置再讀取。
寫資料時則是主裝置先把資料準備好，然後在WR線上發出乙個脈衝，從裝置接收到WR線的脈衝後再讀取資料。
CS、ALE分別是片選和位址鎖存，就不介紹了。
當年PC的ISA大致就是這個結構，有8條資料線、20條位址線，上述的4條控制線，此外還有一些中斷訊號、供電之類。後來擴充套件為16位，再後來公升級成了32位的PCI，但基本結構還是大同小異。
到PCI Express就很不相同了，它裡面是若干個1位元的序列「通道」，PCI Express後面的x幾就是有幾個通道，比如顯示卡一般是x16。
7樓：逸心
1.高電壓和低電壓的傳輸，與其說是電子移動不如說是電場或者說電磁波的傳播——實際上電子本身的移動速度在常規情況下並不快。
2.硬體上除了本身若干位（16位，32位，64位等，n位表示同時傳輸n個0或者1）之外，有乙個內建的時鐘控制訊號變化頻率，在許多計算機元件的指標中會有乙個頻率指標，若干赫茲（Hz），表示每秒鐘傳輸的訊號次數。實際工作時所有的資訊傳輸通過時鐘控制同步處理在電纜中的電壓訊號。
現在主流的CPU主頻是若干GHz，也就是每秒若干個***組訊號，這個係數乘上剛才提到的訊號傳輸位數得到乙個大量的資料傳輸結果。由於低電壓和高電壓的差別大，同時電磁波傳播時間在計算機元件的尺度內可以忽略，通常不會出錯，當然也不是絕對不會，有時候會有軟體設計上對錯誤進行補償。
3.你說的N個引腳就是上面所說的若干位，前後不會混淆一方面由於硬體上乙個時鐘的存在，另一方面由於訊號傳播本身時間可以忽略，因此沒有問題。
4.因此可以發現，如果不考慮軟體問題和更複雜的CPU內部結構，那麼資料傳輸速度直接由頻率決定。而電磁學知識說明，當電路變化頻率對應的電磁波波長（計算公式波長，其中是光速）和電路尺寸相接近時，「電路」的概念就不那麼合適了，或者說電磁波的性質體現得更明顯。
因而主頻的進一步提高和電路的尺寸相關，而由於電學性質和工藝等原因，電路尺寸是有下限的，因此主頻也會有上限。更嚴格的關係則和電路設計以及電學元件的效能有關。
區塊鏈寵物的資料是如何進行儲存的？
娓娥 寵物營養品 寵物零食的消費比例不斷攀公升，定製糧越發受追捧。線上寵物智慧型裝置近四成消費者為90後95後年輕人。智慧型環境監測裝置消費佔比最高，智慧型餵養裝置消費佔比提公升較為明顯。年輕人更喜歡具有 儀式感 的寵物相關物件，不同玩具組合在一起的貓禮盒消費金額是三年前的27倍之多。消費者在寵物洗...
劇本交易是如何進行的？
最近身邊有幾個同學已經賣出去了劇本，簡單說下吧。一般情況下在簽合同的時候編劇都是乙方，主要是合同上要規定好時間和相應的責任。在規定的時間內給出電影大綱，給總酬勞的10 在規定的時間內給出電影分場，給20 30 在規定的時間內給出電影劇本，給出50 60 最後會有10 的尾款作為風險共承。電視劇集和網...
資料分析自學者如何進行有效的學習？
雲夕碎筆 搬一下自己前段時間寫的乙個答案。我想可以解答題主的部分疑惑。想必題主看完也會明白自己為什麼總是突破不夠。想把資料分析工作做好通常需要大量實踐。我認為資料分析通常需要以下技能。1.程式語言。這裡面主要需要的技能點在sql以及python。從我個人角度看，工作中可能70 的工作場景是用sql，...