我說EDA驗證是用system verilog,有個老師很生氣的你不懂,驗證用verilog!誰對?

時間 2021-06-01 10:59:49

1樓:哆啦A溪

我倒是覺得你用啥語言都不重要,驗乾淨最重要,我用過彙編,verilog ,sv,systemc也可以驗證但我沒用過,別糾結這個

2樓:Violet

Verilog確實也是可以用來做驗證的,只是純粹的Verilog支援的標準,做驗證侷限性比較多而已,用起來沒有那麼方便。

現在主流的驗證方法學UVM也都是基於SystemVerilog,用起來會更加的方便。

但是,後面那句話就有點問題了,設計除了Verilog,還有用VHDL的,有一些公司,也會用到SystemVerilog的部分feature去做設計,能在一定程度上簡化設計。甚至其他高層次綜合,HLS,也有一些公司會用於設計一些特定的模組。再者,這幾年比較火的RISCV,又引入了一門新的語言,Chisel。

Verilog並不是唯一的選擇。

驗證都是用SystemVerilog也是有問題的,曾經的e語言,現在也還是有一些EDA公司在support著的,SystemC也是會用於model。

3樓:彷徨的石頭

我敢肯定,你老師就在windows下玩玩modelsim,也有可能只玩過isim,壓根沒搞過大的模組,沒在Linux 下跑過vcs

4樓:snail

你說的很對,現階段大公司主流的EDA驗證語言是system verilog,也有system C。

設計的話以verilog hdl語言為主,還會有VHDL。魯迅說過,也是有公司用system verilog做設計的,但具體就不清楚了。

5樓:luckyyuhua

你對,驗證的主流就是system verilog,不管上不上方法學,sv做驗證就是強於verilog。你老師這麼說我敢斷定他沒有複雜工程,對科學的晶元流程所知不多。

6樓:陳鋒

做數字IC驗證與語言無關,c/systemc/perl都可以實現。從當前語言使用比例上來看,用sv的居多。標題中的eda驗證是什麼鬼?希望沒有答非所問,哈哈

朋友用我手機驗證碼,是註冊QQ的他讓我傳送GH4502到1069070069我想知道有風險嗎?

已登出 首先明確告訴,肯定有風險,至於風險的程度有多大,我不能確定,我來說說為什麼有風險。1.法律風險。別人是用自己的手機號註冊的任何網路賬號,包括你說的QQ號,你無法保證別人註冊的賬號用來幹嘛,如果用來詐騙,傳送黃賭毒政治敏感等各種違法犯罪的行為,你將可能會有連帶責任或者主要責任,為什麼這麼說,因...

男朋友讓我用第一次來驗證他是不是渣男,合理嗎?

Yiying Cheng 驗證是什麼?是你用極小代價或者沒有代價的事情檢驗乙個假設,證明乙個猜想。用你的第一次,檢驗以後如過失敗,你的第一次能回來嗎?失敗了以後後果不可逆轉,那就不叫驗證,叫做豪賭。賭輸了,你就血本無歸。英文有個笑話,說two people bet on something,one ...

我想靜靜用古文怎麼說?

不愛紅顏 先理論一番。我想靜靜 中的 靜 是 安靜 的意思,舉兩個古漢語中帶有這個意思的句子 靜言思之,躬自悼矣 靜下心來想想,自己只有悲傷了 詩經 衛風 氓 其中 言 無實際意義,助詞,句子其實就是 我 靜思之 的意思,看清結構,對我們寫文有幫助。人欲靜,徭役毒之 人心想靜,就會大興徭役,毒害人民...