1樓：yrrehc
技術人家都講了，我就講點通俗的，AMD一開始就想好了要用多die去降低成本，整個設計就是以此為出發點的，人家玩的那是樂高，拼就完事了。intel這邊呢，一開始讓他做膠水雙核是拒絕的，但是又不能被AMD壓著打，想了想還是默默地把502掏了出來。
2樓：enao Mi
可以，但沒必要（手動滑稽）
英特爾表示自己財大氣粗，手指縫漏點出來就夠隔壁一年吃的，不就是多流幾次片嘛，土財主自家還有廠子，不差錢也不愁賣
說到底還是AMD沒錢才這樣做的
不說了，AMD！YES！
3900X真香！
3樓：nymbian
還記得這張流傳甚廣的圖嗎？
只要一談到膠水必須有這張圖的位置。
這張圖的故事是
時任AMD首席銷售與市場營銷運營官亨利·理查德將AMD的四核K10處理器和乙隻被剝掉外殼的Intel四核處理器擺在了一起，
直言Intel的Kentsfield單純是把兩個雙核用膠水黏在一起。
表面看來AMD贏了真假四核之爭，然而諷刺的是AMD的真四核K10處理器後來被發現有TLB缺陷，被core2quad吊打。
對於吃瓜消費者來說，膠水不膠水的關係不大，好用才能真香。
4樓：小白
這是做晶元設計時偏重的點不同導致的。
amd是為了在控制成本的前提下，達到一定的效能，所以，ryzen就是為了這個目標服務的，設計乙個多核心晶元，桌面級ryzen是一到兩塊、tr平台2-4塊、epyc平台4-8塊，核心間通過匯流排相連。好處就是成本相對低啊，良率好控制啊，amd單個的ccx面積200出頭，同乙個晶圓可以出更多的晶元，面積小良率也容易上去；弊端就是膠水多核心晶元間通訊延遲大，在特定場景的效能不如intel。
而intel就是追求效能，至強平台鉑金系列有56核心112執行緒的cpu，是2個28核心晶元，單晶元面積超過600，是amd的3倍了，這麼大的面積導致了良品率很難控制，同時成本也很高。為什麼intel的10nm遲遲出不來，就是良率搞不定啊，要做這麼大的晶元良率控制難度很大。但是好處也很明顯，延遲小，效能好
5樓：木頭龍
這是乙個"何不食肉糜"的問題
是因為AMD做不出（或者說基於成本不願意做）單個N核心（N>8）的Die，單個Die是由兩個CCX組成的Zeppelin模組，12nm製程單個Die面積 ，為了堆核心只能用膠水把4個Die封裝在一起。
Intel是乙個Die就28核心，14nm製程的CSL(Cascade Lake)架構單個Die面積就 ，Xeon 9282的膠水雙核已經夠大了。
打個比方，AMD是8間筒子樓打通，人家Intel是兩棟聯排別墅打通……
帶來的結果就是Zen+架構裡不同CCX之間的核心，LLC（Last Level Cache，末級快取）無法共享使用，互聯只能靠Infinity Fabric，頻寬不到47GB/s（使用DDR4-2933），IF上面還掛著記憶體控制器、IO Hub，不同的Zeppelin模組互聯也全靠IF。
Intel是Die內各核心、記憶體控制器、PCI-E控制器、UPI控制器全部在Mesh匯流排上，Mesh匯流排不清楚，但Mesh前身的RingBus頻寬是96GB/s（Ring頻率3GHz），20核的Xeon V4是兩個Ring。按照新聞稿的說法，Mesh匯流排不管是延遲還是頻寬都比RingBus有大幅提公升。
膠水為什麼能粘住東西？
子尃 這學期正好有膠黏劑這門課，關於膠接理論，有許多種說法，主要的有 機械理論 吸附理論 擴散理論 靜電理論 化學鍵理論 誒 這麼多聽著都亂亂噠，不慌，一種一種看看吧 1.機械理論 膠黏劑滲入被粘物的凹陷處 縫隙空隙內，固化產生錨合 鉤合 楔合等作用，使被粘物膠接在一起。這種理論不能解釋非多孔性材料...
英特爾的 14nm 晶元為什麼能和 AMD 的 7nm 晶元效能一較高下，是因為 AMD 不行嗎？
我就是瑞瑞 首先，intel和AMD都有大招留著那，這種高科技產業，技術是唯一的衡量標準。各家都留了後手，比如說AMD單核四執行緒之類的，你以為都把科技上來一下子都放出來啊。不存在的，這東西都是此消彼長的，不會過度透支的。 橋下的流水 主頻上amd 7nm才出到第一代主頻低一點些也是正常intel的...
IG為什麼S8能拿世界冠軍
白雪和鞅 S賽一大特色，AD必然陽痿，必然中上版本，莫不如是，別跟我提S7，畸形版本，S8MSI才是AD版本，我看夏季賽決賽就覺得RNG打的賊奇怪，覺得季後賽要涼，S8的成績出乎意料也算是意料之中吧，打之前就很看好IG，很適合S賽版本，所以S9我對IG持樂觀態度，除非rookie加速衰老。挺神奇的，...