1樓：C-R條件
首先這個問題本身就有點瑕疵，模擬電路也是有時鐘的，但一般不叫時序。
模擬電路中如開關電容放大器，需要時鐘來控制開關，再例如chopping斬波技術中，調製解調過程也需要時鐘控制，更不用談模擬電路中用來產生及控制時鐘的PLL模組。因此不存在說「模擬電路中沒有時鐘」這句話。模擬和數字的區別是處理的訊號是否連續，並不影響模擬電路利用時鐘來處理連續訊號。
但是如果說時序，我的理解是時間+順序，即在時間軸的前後上有一定的邏輯關係，如果無法滿足時序，那麼邏輯將出錯，時序規定了我們先做完這步再做另一步。
總結，時序和時鐘是兩個概念，模擬電路中應該可以說沒有時序，但是絕對是可以有時鐘的。
2樓：天涯明月夜
換一種描述方式試試？要描述乙個電路，應該是要描述電路中每乙個位置的電壓或者電流引數對時間的變化。電壓或者電流是時間的引數，如果等時間間隔的觀察電路，且認為每乙個觀察的時間間隔內，電路狀態不變。
這就是數位電路吧，時間間隔就是它的時鐘。如果把這個時間間隔改成無窮小，這就是模擬電路了吧？
3樓：Ananlog
數位電路只有0/1，理想狀態下是非線性，階躍訊號，只有通過高低電壓或者上公升沿，下降沿來判斷有效性。而模擬訊號是線性的，連續的，每個電壓都可以代表乙個資料，理論上是有無窮大個狀態，但是ADC能分辨到的電壓有限。你說的完全是兩個概念哈。
數位電路中所謂的時序僅在傳輸資料時候才有哈。時序只是用來方便判別訊號的乙個參考。模擬訊號是連續的，無法採用時序來判別。
若有時序，就成數字資料傳輸了。
4樓：晶元設計工程師
數位電路分為組合邏輯電路和時序邏輯電路，其中組合邏輯的輸出只取決於當前輸入，時序邏輯的輸出是由當前輸入和上一狀態的輸出共同決定的，就是說次態由現態和輸入決定，形成了模擬電路中類似於反饋一樣的概念，由於數字時序電路的訊號變化基本都是發生在時鐘沿，也就是說它不是連續變化的，不能沿著時間軸連續輸出或者連續取樣，然而模擬電路中需要時鐘的地方確實不多，除了pll ，ADC 這種需要時鐘其他都用不到，因為模擬電路的訊號是隨時間變化的連續函式，所以模擬電路中這種類似於數字時序電路中這種現態影響次態的東西叫做反饋，所以時序和反饋無非是因果系統在模擬電路和數位電路中的兩種表現形式，或者說數位電路中的因果系統叫做時序，模擬電路中的這種因果系統叫做反饋
5樓：花生
很多模擬電路都有clock , 像sar adc, ,PLL, cdr, divider, 當然也有時序的概念，模擬很多地方都會用到dff, 有dff 的地方就有時序。
6樓：人間的光芒
首先，模擬電路沒有時序（模擬電路無時鐘，數位電路有時鐘）的觀點是錯誤的。暫且不說AD/DA（尤其是SAR ADC）這種數位化的模擬電路，就算是傳統意義上的模擬電路也會有時鐘的，比如所有模擬積體電路教材都會介紹的開關電容電路，再比如這幾年sensor中常用的消除offset和1/f雜訊的chopper stabilized amplifier，都是有時鐘的。
題主所說的模擬電路只是教材上側重的靜態模擬電路的範疇，動態模擬電路也有很多。通俗一點，simulate時必須要分析pss的模擬電路，一定有時鐘。
7樓：吳競
時序必須有，電源管理的一部分工作就是幹這事的。
至於時鐘個人觀點，這個就是數學問題，不是電路問題。數位電路基於布林代數，需要這個額外的訊號確定界限。而模擬電路沒有明確的界限，也就無需時鐘。
8樓：劉自成
很多模擬電路每個時刻的狀態都是在變化的，難以簡單的劃分為時間段。所以要考慮各個時間。
數位電路存在「1」或「0」的狀態，可以分為工作的時間段，才有了先後順序。
9樓：
模擬大類在公司裡一般分為電源和adda
電源裡 ldo沒時鐘 dcdc有時鐘
adda裡面也分為有時鐘的結構和沒時鐘的結果且時鐘質量要求遠高於一般數位電路
現在學校教的都是狗屁，對開拓視野一點幫助都沒有，雖說放大器是基礎，但是老在放大器上原地打轉一點意思都沒有，很多人畢業了都搞不清模電到底能做什麼
10樓：焚琴煮鶴加香菜
這個數字時代，玩模擬的，就是仙，至少也是半仙。
電源方面，就是一坨模擬電路。開關電源的BWM，不講時序嗎？
另外，高速數碼訊號走線的處理，也是用模擬方法做的分析。不講時序是不可能的。
11樓：
首先，所有的數位電路都需要時鐘嗎？無需記憶歷史狀態的數位電路是不需要時鐘的，也就是我們常說的組合邏輯。
但顯然組合邏輯只能完成很有限的功能。比如要實現乙個按鍵功能，按一下顯示的數字加一，光靠按鍵就無法知道下面要顯示的數字，還必須知道按下按鍵前數字的值。這時我們就需要引入時鐘，構建時序電路來處理這樣的問題。
時鐘的速度決定了電路能以多快的速度來響應輸入變化。
那模擬電路真的不需要時序嗎？很多模擬電路的確不需要時序，但現在數位電路和模擬電路的界限已經逐漸模糊了，一些非傳統的模擬電路比如ADC就是有時序的，PLL這種處理時鐘的模擬電路是需要時鐘輸入的，在一些高階的放大器設計時也有利用時鐘的情況。
引入時序的本質意義是產生一種機制能夠讓現在的結果影響未來的結果，數位電路本身是非連續的，或者說量化的，時序能夠滿足要求了。但模擬電路處理的是連續訊號，這時時序的辦法要把時鐘頻率提到無窮大才能滿足要求，不然反應速度就會不夠。
模擬電路當然也存在需要以現在結果來影響未來結果的情況，這時使用的辦法，叫反饋。這是模擬電路中必學的章節，應該不陌生吧。
12樓：frost
模擬電路的輸入輸出都是連續的，不管是電壓比較器還是運算放大器，只要有輸入，就有輸出，而且不會有什麼么蛾子。
而數位電路是離散的，只有0和1，0和1的界定十分依賴時鐘，比如你給他乙個50%的方波，用不同的時鐘頻率，可以得出01和000111等等資料，時鐘決定了資料的正確性。
模擬電路有啥啊，你輸入乙個正弦波，除非電路結構換了，輸出該是啥還是啥，你把這個過程加速或者放慢，還是一樣啊
13樓：LEOO
所以才是模擬電路。模擬電路傳遞的是模擬量，模擬量就是乙個連續量。當你用示波器觀測，會是乙個連續變化值。
數位電路之所以只有01，因為存在閾值這個概念。根據mos管的閾值電壓，來區分導通與關閉。
14樓：風靈
單對於模擬電路來說，乙個電路對應乙個功能，就比如你自己，吃飯就要拉粑粑，吃飯是輸入，拉粑粑是輸出結果，消化過程無時無刻在進行，有感覺了就去上廁所，給模擬電路加時序難道是要按時間點蹲坑？沒感覺真的出不來啊。。。
15樓：
模擬電路有相位的概念，相當於時序。
對於有多路模擬訊號的電路系統，讓各路模擬訊號有相同相位延遲有時是很重要的。比如雷達、B超、聲納之類的東西。
對於有多個頻率分量的模擬訊號，讓各個頻率時移相同，有時很重要。比如FIR濾波器，比如音響系統。
16樓：
這個問題看怎麼去理解吧，世界是模擬的，所以數碼訊號本質是承載了特定資訊的模擬訊號（數學意義上的理想數碼訊號除外，那是一種概念上的訊號，並不存在），當然排除這一點，模擬訊號很多地方也可以跟數碼訊號做模擬。
我個人對時序邏輯數位電路中的時鐘理解是給電路的動作提供乙個「節拍器」，時序邏輯電路中很重要的組成單元是觸發器，而觸發器的動作依賴於時鐘訊號的跳變，而大部分的模擬電路和組合邏輯電路並不依賴這個跳變即可正常工作，也就不需要這個時鐘。但是如果把時序電路中這個時鐘理解成取樣系統中的取樣時鐘（觸發器就是一種取樣器），那麼模擬電路中確實有相似的東西可以模擬，比如混頻電路中的本振，因為不管是取樣還是混頻，本質上都是在做頻譜的搬移，而這個時鐘則是搬移過程中的頻率參考。如果把時鐘理解成離散系統中的時間間隔參考，模擬電路是連續工作的則不需要這樣乙個參考。
所以我認為時鐘這個問題，本質上是看待電路工作原理角度的問題，也就不存在標準答案。
時序這個概念其實模擬電路中也有，時序問題的本質是訊號傳播延時的問題。在電路中要不要關心時序，本質上是看訊號在電路中的傳播延時是否會對電路正常做工產生較大的影響。低頻模擬訊號基本不用考慮傳播延時的問題，因為ps甚至ns級別的傳播延時，相對於訊號的週期來說太小了，不是主要矛盾。
哦，別忘了低頻模擬電路負反饋的問題，反饋系統不穩定的原因就是特定頻率訊號的延時太大了嘛，這也可以看成是一種「時序」。隨著訊號頻率的增加，比如示波器、雷達等應用，訊號在電路中的傳播延時已經達到訊號週期的級別甚至更高的時候，就必須考慮傳播延時或者說時序問題了。你肯定不希望自己在用示波器測量幾十上百MHz訊號的時候，示波器兩個通道之間固有的延時差都有幾十ns了不是。
為何沒有飛彈戰列艦的概念？
羽毛豐滿 除了鴨華級的現代化改裝，不然你從一開始就設計建造一艘飛彈戰列艦講真很不划算。驅逐艦的輸出戰列艦的保養費，況且現代化改裝注重精準打擊和間接防禦，沒必要將船造得那麼大裝甲堆那麼厚，也沒必要在一艘船上堆上百發戰斧 真要打起來說實話也用不到 還有，那既然是戰列艦就得有大口徑主炮吧，如果從一開始就定...
有沒有可能重建乙個沒有「時間」這個概念的物理學體系？
Garfield 我以前曾經問別人，力應該怎麼解釋，或是時間這玩意真的存在嗎？後來放現他們大多對這個嗤之以鼻，或是不了了之。現在想想也確實很難定義，現在我想，時間或者力是不是也是概念上的量子呢？ 走正則量子化路線的量子引力總要遇上這個問題，因為諸如GR這樣的微分同胚不變的理論會匯出哈密頓約束方程，而...
如果沒有時間的概念 那愛因斯坦的相對論成立嗎 四維空間的雛形還存在嗎？
漢華 如果沒有時間概念，那愛因斯坦的相對論成立嗎，四維空間的雛形還存在嗎?筆者認為如果沒有時間的概念，那愛因斯坦的相對論就不能成立了，為什麼呢?因為愛因斯坦推導出廣義相對論引力場方程式 Guv 8兀G R 4 uv，表示方程式左邊的Guv是彎曲率，右邊的 uv是表示宇宙中的能量張量動量，其中的8兀G...