1樓：溫戈
DFT的全稱是 Design For Test。
指的是在晶元原始設計中階段即插入各種用於提高晶元可測試性（包括可控制性和可觀測性）的硬體邏輯，通過這部分邏輯，生成測試向量，達到測試大規模晶元的目的。
Design--實現特定的輔助性設計，但要增加一定的硬體開銷
For test--利用實現的輔助性設計，產生高效經濟的結構測試向量在ATE上進行晶元測試。
一、DFT職位需要哪些知識？
在回答DFT崗位需要哪些知識之前，要先知道DFT的核心技術有哪些。
1、掃瞄路徑設計(Scan Design)
提高可控性和可觀測性，如下圖所示:
圖（a）是原始電路。通過在邏輯A和邏輯B之間插入一些額外的硬體電路，便可觀測&控制邏輯A傳遞到邏輯B的值。
掃瞄路徑法是一種針對時序電路晶元的DFT方案.其基本原理是時序電路可以模型化為乙個組合電路網路和帶觸發器(Flip-Flop，簡稱FF)的時序電路網路的反饋。
Scan 包括兩個步驟，scan replacement和scan stitching，目的是把乙個不容易測試的時序電路變成容易測試的組合電路。
2、JTAG
JTAG(Joint Test Action Group，聯合測試工作組)是一種國際標準測試協議（IEEE 1149.1相容），主要用於晶元內部測試.
JTAG的基本原理是在器件內部定義乙個TAP（Test Access Port，測試訪問口）通過專用的JTAG測試工具對內部節點進行測試。JTAG測試允許多個器件通過JTAG介面串聯在一起，形成乙個JTAG鏈，能實現對各個器件分別測試.
3、內建自測試(LBIST/MBIST)
內建自測試(BIST)設計技術通過在晶元的設計中加入一些額外的自測試電路，測試時只需要從外部施加必要的控制訊號，通過執行內建的自測試硬體和軟體，檢查被測電路的缺陷或故障。和掃瞄設計不同的是，內建自測試的測試向量一般是內部生成的，而不是外部輸入的。內建自測試可以簡化測試步驟，而且無需昂貴的測試儀器和裝置(如ATE裝置)，但它增加了晶元設計的複雜性。
4、fuse 相關的硬體電路
5、測試向量的壓縮以及解壓縮結構
乙個典型的線性解壓縮結構如下圖：
除了以上DFT的基本知識外，同時也要會用Linux作業系統，會指令碼語言，如perl/shell/TCL等。另外要回EDA工具的使用，如DC，Verdi，tessent等。
如果想面DFT的崗位，也不一定要求理解的多深入，畢竟在高校很少能積累DFT相關的經驗，但至少基本概念要懂，對數位電路設計要有足夠的基礎。以上
2樓：UZIKOBE
DFT的三項技術：SCAN，JTAG，BIST。這三項的基本概念與原理要看。
DFT的EDA工具需要學習使用。TCL指令碼。還有一些時序分析以及綜合的知識點慢慢接觸再學習。
如何準備託業？
lotus8014 託業考試備考攻略 考試過程 先曬下成績單，7月19日深圳考點，聽力465，閱讀455，總分920分。看到分數還是感覺比較意外。比我預估的分數要高一些。說一下考試概況，上午的考試，在進考場前工作人員將我們先安置在乙個教室，等到快8點半點的時候便可以准入考場。注意水 簽字筆都不能帶入...
高中怎麼準備申請牛劍ic
elitescheme 但學術只是一方面，牛津劍橋都需要面試，而面試往往是刷人的關鍵。面試最重要的是思維和表達，這一點早接觸英國教育會更有優勢。既然都想申請英國本科了，為什麼完全不考慮去英國讀2年alevel呢？ 解答英碩的姐妹兒 牛劍對英語要求很高，首先你的雅思肯定要達7，國內讀A LEVEL的話...
請問為什麼知乎上談數字ic比模擬ic的人多很多？
張子玉 是的，因為數字的就業規模比模擬大，從業人員比模擬多。這好比把CS和IC做對比。我個人看法是數字比模擬的門檻低，崗位數量多。至於薪資，這就不好說了，畢竟沒有調查權就沒有發言權。我手上也沒有足夠的樣本。然而，現在市面上數字IC的課程和培訓班多了起來。而能被拿出來做培訓的崗位方向，至少說明門檻相對...