1樓：LCY974
NAND 快閃儲存器是基於浮柵電晶體的，電子的隧穿率會隨著氧化層的變薄而增大。此外，不同於邏輯晶元，NAND快閃儲存器先進工藝無法使用FinFET技術來控制漏電。所以由於容量和壽命之間的平衡，NAND快閃儲存器會在某個工藝節點上停止，後面是往多層方面發展，而不是使用先進工藝。
2樓：鴻鶴
見圖，這是flash工藝，比生產CPU/sram的cmos工藝多了層浮柵（floating gate）。floating gate和正常control gate以及substrate之間是絕緣層。
通俗的講，隨著工藝的發展，FG和絕緣層都變薄，FG能容納的電子變少，絕緣層對電子的阻擋作用變弱。
對flash的program過程和erase過程，會有電子在FG和襯底之間穿梭。絕緣層和FG變薄，你可以類別薄衣服更容易磨損。大白話，更容易理解。
CPU和SRAM的工藝沒有FG這層，Control Gate上電壓控制源漏之間的電子流動，不會擊穿絕緣層。也不能說是工藝越先進，壽命越長。
3樓：「已登出」
誰說越先進壽命越長的……
越先進的東西越不可靠，你不知道？
先不說半導體，所有的東西都是越先進複雜度越提公升。
所以會導致整個體系出現很多不確定性因素
4樓：Yorlereiyo
工藝越先進 --> 電晶體越小 --> 絕緣層越窄 --> 擦除越容易磨損絕緣層 --> 電子越容易逃逸 --> 壽命越短
工藝越先進 --> 電晶體越小 --> 浮柵中能容納的電子越少 --> 電子逃逸後電壓變化大 --> 壽命越短
快閃儲存器類儲存器的容量越大，效能下降的越慢嗎？
快閃儲存器類儲存器，如果採用的是同一製程 例如14nm，MLC 儲存單元是相同的。那麼每乙個儲存單元可以承受的擦寫次數是大致相同的，儲存單元隨著擦寫次數增多，儲存單元的效能確實會下降，表現為擦寫所需時間增加。一般快閃儲存器會配合乙個控制器，這個控制器其中乙個的作用就是合理的分配擦寫的位置來達到快閃儲...
為什麼TPLINK路由器快閃儲存器都那麼小，比如xdr6080，記憶體512m，快閃儲存器只有16m
不會記憶體512M不小了，一般的家用場景，以前爛大街的MT7620 11AC OpenWRT的方案給64M記憶體都夠用了。當然這幾年很多高階點的無線路由有幾個無線晶元，多半還有外接的交換機晶元和乙太網PHY，記憶體要適當大一些，因為驅動會吃掉記憶體 快閃儲存器的話，16M也不小了。其實願意裁核心 只...
手機4g快閃儲存器跟6g快閃儲存器差別大不大？
瀧本一二三 如果 8102 年還存在 4G 6G 快閃儲存器的手機的話，那它們有乙個共同特徵 連安卓系統都塞不下。見過把快閃儲存器說成記憶體的，第一次見把記憶體說成快閃儲存器的。補充分割線 快閃儲存器 Flash storage 是儲存器 Storage 但 2018 年已經不存在 4 6 GB 儲...