1樓：王旭東
我不知道那個老狼的回答中，我不知道他的30cm/s的訊號傳播速度是著麼來的，是不是和電磁波的波長轉化的頻率混淆起來了？cpu中的頻率主要指的是主時鐘頻率，這個頻率的提公升關鍵在於器件內的分別性寄生引數。我們都知道時鐘頻率要快，必須有非常陡峭的上下邊緣，但是分布性寄生引數決定了波形上下邊緣的陡峭度，這也是為何光纖中光的傳播速度沒有電訊號在電纜中傳播速度快（光纖中光的傳播速度沒有在空氣中傳播的那麼快），但是資訊傳輸速率卻遠大於普通電纜。
因為光有非常陡峭的上下邊緣。
2樓：uetty
上面有人算CPU的理論赫茲，我猜是不是CPU運算操作依賴CPU內部核心單元的跑圈，所以Hz就是1秒時間內CPU執行的圈數，而CPU執行依靠光為載體。光速為3×10^8m/s=3×10^10cm/s，CPU目前的架構工藝尺寸一圈可能最小是1cm，所以，光是載體1s內就只能執行3×10^10次，即3×10^10 Hz = 30 GHz。所以理論上限是30GHz。
可能在當前架構下，核心單元又由固定數量的更小模組構成，一圈的長度與每個模組的工藝大小構成關係，所以延續原來的架構情況下，提高速度都在依靠降低工藝的奈米級別。
所以這裡的前提其實跟CPU的架構也有點關係。之所以使用該架構，跟商業上的製造成本與執行功耗比上的考量有關，就是在不考慮成本情況下使用其他架構僅當前工藝就可以突破這個值。
3樓：我要勵志減肥
找乙個7nm工藝的dflipflop看一看lib裡面的setup time 和 hold time
然後setup hold time 除一下基本就可以知道極限頻率了...
7nm的lib我也沒看過，我估計setuphold 可能20ps？數位電路最快也就基本跑到50g
不過這個是理論上的極限，實際上肯定會更慢
4樓：
不需要核心整個die都在乙個時鐘內，只需要相關邏輯區域在乙個時鐘內就行，整個電腦不同時鐘間隔任意相位差都可以用計算來彌補。上限主要問題就是材料發熱量不是線性的，突破界限後發熱量3-4次方提公升
5樓：山旁之樹
瀉藥，假設不成立，因為如果沒有功耗那基本上代表溫度越高電子移動越快，也不跟聲子碰撞，電子遷移率可以非常大，所以考慮極限就必須有功耗，並且其速度是與電子在材料中的有效質量是相關的，跟材料的能帶分布有關，所以遷移速度也不可能到達光速，各種假設都不完全的情況下此問題不好回答。
6樓：段雲鵬
既然功耗都不考慮的話，瞎答乙個好了。
假設：每一時鐘週期內觸發的（微）操作都能在該週期內完成。以branch語句為例，執行跳轉時暫存器的值應該已經在上乙個週期中被設定好。
那麼用量綱法，電磁波在導線中傳播的速度與CPU核心內部導線特徵長度之比為頻率上限。
金屬導線中電磁波速取真空光速3E8，導線特徵長度取mm級（不考慮cache部分，因為不是同步的），那麼大概是在=100GHz
至於現在CPU的超頻極限，見CPU-Z World Records Page
7樓：JonsonXP
應該沒人能定量回答吧，不是簡單就能給出極限值的問題。
因為最終效能並不止有主頻一種決定因素，所以一切以主頻優先的CPU應該沒人做過。
有幾個考慮的方向可供參考：
1. 微架構
2. 製程
3. 超頻
如果不考慮功耗，跑分相近的隔代電腦CPU在使用上有區別麼？如果有區別，主要是體現在哪些方面？
bebear 歸根結底工藝水平是決定性的以前進步飛速早期別說隔代同代也能不同甚至同製程也有不同水平 E2160同一型號我就用了三個隔代同等效能是不存在的如果同等效能功耗一定降一大截 如今的工藝水平改善相當困難就沒啥可說了一切 進步 基本都是以功耗為代價比如這PCIe4.0 就不省油 kof0754 ...
cpu的功耗真的與頻率有關嗎
鴿子 首先說頻率，cpu有基礎頻率和睿頻，在溫度功耗允許的情況下，電腦會自動提高頻率來提公升效能。cpu有多個核心，所以睿頻又分單核睿頻和全核心睿頻，前者會高一點。再說tdp和實際功耗。tdp是廠家給的理論上的熱設計功耗，一來是理論上的東西跟實際不完全一樣可以理解，二來cpu之間體質不同對功耗會有影...
不考慮晶元的體積 面積 功耗，單從計算能力來比較，能否用14奈米製程做出5奈米製程的相同算力的晶元？
AN0NYM0US 不考慮就不可能，算力這個概念本身就需要體積面積功耗這三方面的引數做分母，你連基本元素都不存在，想什麼peach 我剛剛想了想，理論上確實是可以，但至少要考慮功耗，雖然這就不是晶元了，起個名叫冷卻輔助增強算力單元 手動滑稽 我去年這個時候寫過一篇超頻的research report...