1樓：溫戈
DFT的全稱是 Design For Test。
指的是在晶元原始設計中階段即插入各種用於提高晶元可測試性（包括可控制性和可觀測性）的硬體邏輯，通過這部分邏輯，生成測試向量，達到測試大規模晶元的目的。
Design--實現特定的輔助性設計，但要增加一定的硬體開銷
For test--利用實現的輔助性設計，產生高效經濟的結構測試向量在ATE上進行晶元測試。
一、DFT職位需要哪些知識？
在回答DFT崗位需要哪些知識之前，要先知道DFT的核心技術有哪些。
1、掃瞄路徑設計(Scan Design)
提高可控性和可觀測性，如下圖所示:
圖（a）是原始電路。通過在邏輯A和邏輯B之間插入一些額外的硬體電路，便可觀測&控制邏輯A傳遞到邏輯B的值。
掃瞄路徑法是一種針對時序電路晶元的DFT方案.其基本原理是時序電路可以模型化為乙個組合電路網路和帶觸發器(Flip-Flop，簡稱FF)的時序電路網路的反饋。
Scan 包括兩個步驟，scan replacement和scan stitching，目的是把乙個不容易測試的時序電路變成容易測試的組合電路。
2、JTAG
JTAG(Joint Test Action Group，聯合測試工作組)是一種國際標準測試協議（IEEE 1149.1相容），主要用於晶元內部測試.
JTAG的基本原理是在器件內部定義乙個TAP（Test Access Port，測試訪問口）通過專用的JTAG測試工具對內部節點進行測試。JTAG測試允許多個器件通過JTAG介面串聯在一起，形成乙個JTAG鏈，能實現對各個器件分別測試.
3、內建自測試(LBIST/MBIST)
內建自測試(BIST)設計技術通過在晶元的設計中加入一些額外的自測試電路，測試時只需要從外部施加必要的控制訊號，通過執行內建的自測試硬體和軟體，檢查被測電路的缺陷或故障。和掃瞄設計不同的是，內建自測試的測試向量一般是內部生成的，而不是外部輸入的。內建自測試可以簡化測試步驟，而且無需昂貴的測試儀器和裝置(如ATE裝置)，但它增加了晶元設計的複雜性。
4、fuse 相關的硬體電路
5、測試向量的壓縮以及解壓縮結構
乙個典型的線性解壓縮結構如下圖：
二、工作內容（流程）大概是怎樣的？
DFT的工作流程相信不同的公司都不完全一樣，主要看公司的流程以及晶元的規模。
大公司如英特爾、英偉達、AMD等DFT的架構基本成熟。DFT 相關的design 也比較solid, DFT的邏輯直接在各個function IP 例化即可。DFT的工作內容大致都流程化了，其餘主要就是要對各種EDA工具比較熟悉，其他答主關於流程這一塊說的比較詳細了，在此不做贅述。
很多小公司小規模的晶元，測試比較簡單，也不會有DFT這個職位，很多DFT的邏輯都是designer手動插入的。
3、職業發展路徑和前景？
目前DFT的人才缺口還是很大的，有些HR急招DFT工程師（比如另乙個回答裡的老兄）。
我覺得DFT工程師比較少的原因也是大部分高校研究生階段並沒有DFT專門的課程或方向，所以大家對DFT了解不夠深入，相比設計驗證和測試來說，顯得更小眾一些。
另外DFT技術相對成熟，但是從大公司對測試的重視程度來看，測試方法也在不斷進步。所以個人認為，真正摸到DFT天花板，也不是三五年就能完成的事。
所以，綜合技術以及市場來看，對DFT的前景還是持樂觀態度。尤其近期半導體行業利好不斷，比如：積體電路科學與工程成為一級學科，十年免稅政策鼓勵28nm以下的晶圓企業。
相信DFT在未來會隨著中國產晶元共同成長，為中國芯保駕護航！
數字晶元設計，你不得不知道的那些事
2樓：
首先，我是HR，不是做技術的。如果回答得不對，還請指正哈。
最近正好在做DFT職位的招聘，請教了兩個工程師同事。總結了一下他們所說的DFT所需要的技術能力，回答一下題主的前半個問題。
DFT工程師其實前後端都需要涉及一些，既需要會前端設計的知識（RTL coding），還要有後端的知識（綜合、時序之類的），同時需要懂一些測試相關的原理。再就要知道DFT的一些必須知識，比如Jtag，Mbist，Scan之類的原理。還有就是會tcl、perl等指令碼語言。
3樓：
第一次回答，現在正好在做DFT的部門實習，嘗試回答一下這個問題。
1. 為什麼要進行DFT
DFT （Design for Test）是在晶元設計中，新增除了功能邏輯之外的電路，方便晶元生產之後能夠迅速測試區分晶元的好壞。在要求比較苛刻的晶元中，還通過進一步的設計中，能夠準確地定位錯誤發生在哪個地方。
隨著數字晶元的規模越來越大，晶元的測試成本進一步增加，甚至超過晶元功能部分本來的成本。如何在晶元設計的過程中考慮測試的問題，成為當前晶元設計很重要的一部分。晶元測試部分，請參考半導體廠商如何做晶元的出廠測試？
2. 如何進行DFT
如何測試，簡單地說，就是提供乙個測試激勵，然後讓測試激勵通過功能電路，然後在功能電路的某個位置（觀測點）捕捉響應，然後將這個響應與預期的響應進行對比。
在一般的電路中，DFT包括以下3個方面:
BIST( Built In Self Test) : 在功能電路中增加一部分測試電路，這部分電路能夠自己產生激勵，然後自動捕捉響應，接著對比響應與預期，最後輸出測試結果。BIST又分為LBIST和MBIST，由於複雜度和成本的問題，MBIST在DFT使用比較多。
Boundary Scan：邊界掃瞄用於測試晶元的IO管腳，現在晶元的管腳越來越多，在電路板級測試的難度，設計一種電路將所有IO串起來測試，變得實用且可行。在邊界掃瞄中，用得比較多就是JTAG
Scan Chain：掃瞄鏈就是電路中所有的DFF替換成帶測試模式的暫存器，然後將這些暫存器首尾相連成一條鏈。在測試過程中可以賦予一些暫存器一些初值（測試激勵），然後讓電路工作，接著取樣暫存器的Q端（捕捉響應），最後將響應通過掃瞄鏈輸出（對比響應與預期）
3. DFT 需要什麼知識
通過以上的描述可以看出，相比於前端設計比較關注RTL，DFT更加關注電路。因此DFT對電路結構的要求比較高，需要懂得分析網表，對電路的結構和時序的分析。
相比與後端設計，DFT又比較強調設計，尤其在邊界掃瞄部分，需要設計合適電路配合JTAG協議，最後能夠讓測試人員使用。
DFT的位置處於前端和後端的交接處，一般從功能電路的網表開始，然後新增替換一些電路，增加一些電路，然後在最後生成乙個網表，交給後端處理。
總結來說，DFT需要的知識就是既要有前端設計的知識，又有後端設計的知識，同時還有懂得電路測試知識，到時還有配合做測試的工作。
4. 發展前景
我也是接觸不久，沒有資格說太多。我自己的感覺是，DFT對於晶元來說是越來越重要。以前DFT Engineer 一般是由PD來兼任（現在的很多公司也是），一般就是工具按照flow run一遍就可以，考慮的問題比較少。
而現在大公司一般會有專門的人負責這個部分，所以我覺得以後發展的趨勢，DFT Engineer會越來越重要。
4樓：
數字DfT工程師要
懂電路。寫出來的RTL code要知道綜合出來是什麼電路；
要有晶元測試的知識
這些基本的知識是可以在學校學到的。在公司裡做過一兩個專案後會有更深的認識。個人認為，發展前景很不錯，因為晶元總是要測試的。
不過要注意，盡量去大公司發展。說實話，小公司做的DfT考慮的東西比較少。
在數字貨幣交易所交易數字貨幣時，數字貨幣是否經手交易所？
Hoo小虎 在數字貨幣交易所交易分兩種情況，一種是法幣交易，就是用錢買幣或者賣幣換錢。這種情況賣家把幣賣給買家，直接從交易所內部放行，這乙個過程一般是沒有手續費的。另一種是幣幣交易，你掛單買，有人買了你的幣，對於這種交易，交易所分別收買家和買家的手續費，並且根據成交的方式，計算的費率不同。這兩種，幣...
預算八千內，數字板還是數字屏？
肥肥小一支 數字板和數字屏的抉擇，其實更重要的一點需要注意的是，如果自己是長時間處於繪畫工作狀態的話，數字板的做圖模式更有利於頸椎健康，當然題主也說到自己不經常用，那麼數字屏倒是可以嘗試一下。八千的預算，當然這個區間可以考慮的選擇性是比較多的，雖然不能買到wacom的高階數字屏系列，但是dtk 16...
數字IC設計與數字IC驗證哪個好？
appleyuchi 數字IC工作95 以上都是驗證，所謂的驗證就是軟體測試工作，只不過測試語言不是 而是HDL 很多設計工作也都是驗證工作佔據你絕大部分精力。 感覺設計比較好，雖然現在這兩個工資差不太多吧驗證真的越來越多天坑的專業的轉過來了，太卷了，還有各種機構的助力，如果拿到大公司的驗證，和小公...