1樓：與非網
磁性材料的材質和半導體功率器件可以承受的最大功率和開關頻率，因此如果磁性材料效能能夠有很大的提公升，半導體功率器件的技術和工藝有很大的改進，那麼開關頻率就可以有提公升的空間。
圍觀網友互動現場，請戳：
2樓：
開關管導通/關斷時間、EMI、高頻率情況下磁損的問題、開關器件材料限制，目前最新的GaN功率器件可以做到MHz級別，
另外對於問題中「反激難以做到500kHz」這點。 Flyback 變換器只在開關管關斷時候才傳功率到副邊，頻率過高，單週期有效傳功率時間與導通關斷時間接近，無太大意義。
3樓：野鶴
器件的響應速度，硬開關帶來的損耗，軟開關雖然好，但很少能做到空載到滿載都軟開關。igbt的開關頻率做到二三十khz就不錯了。mos做到500k不算難。
開關頻率高就好像學生成績好。。聽上去很好，實際別人並不是很關注
4樓：esposito
fs提高，損耗必然提高。說死區是上限的話，原則上也沒有問題。軟開關zvs的話，例如llc迴路又必須考慮諧振頻率和寄生引數的影響的相應影響。並不能無限制的提高fs。
5樓：
主要是開關損耗過大，導致系統整體效率低下；當然還有開關管的工作條件問題的存在。所以這就有了軟開關技術的發展和新型電力電子器件的發展。
6樓：[已重置]
開關管的損耗：開關損耗，驅動損耗
二極體的損耗
EMI頻率不斷提高對PCB布局佈線的要求也越來越高先不說能不能過EMI，頻率很高的情況下PCB布局佈線稍有不慎，電源工作都不能正常工作等等
1.不是開關頻率越高，功率密度就越高，目前這個階段來說真正阻礙功率密度提高的是散熱系統和電磁設計（包括EMI濾波器和變壓器）和功率整合技術。
2.慎重選擇開關頻率，開關頻率會極大的影響整個變化器的功率密度，而且針對不同器件，拓撲，最佳的開關頻率是變化的。
3.高頻確實產生很多很難解決的干擾問題，往往要找到干擾迴路，然後採取一些措施。
4.為了繼續維持電力電子變換器功率密度的增長趨勢，高頻肯定是趨勢。只是針對高頻設計的電力電子技術很不成熟，相關配套晶元沒有達到要求，一些高頻的電磁設計理論不完善和精確，使用有限元軟體分析將大大增加開發周期。
7樓：Yike
這個問題的相關答案總是出現在我的時間線上，我恰好設計過fly back，PFC，中壓和低壓buck。回答一記。說一說制約的原因，也說一說其中一些問題為什麼很難解決，有些問題可以如何解決。
是的，正如很多答案所說，功耗是制約開關頻率上公升的一大原因。對於AC—DC系統來說，EMI也是一大原因。
在小功率應用中，頻率提高所帶來的額外損耗主要是開關損耗。它是由於在開關開通和關斷的過程中，有那麼一小段時間，電壓和電流的值都不為零，因此帶來的能量損失。
那麼有人會問，從書上的公式我們可以知道，這部分損耗的大小，跟開關的快慢，也就是說，跟開關點的上公升下降斜率是相關的，我們加強驅動能力，提高開通和閉合速度，就可以把損耗降下來了啊。
是的，在理想的世界裡，是這樣的。
可是我們畢竟生活在乙個不理想的世界裡面。電路板上存在各種寄生電感，這些寄生電感在電路頻率低的時候看起來和藹可親，但當開關速度一上來，就會導致很多問題：ringing, spike等等。
這些非理想的東西有可能會損害功率管，也有可能讓控制器工作不正常，這就讓我們不能把電路的驅動做快。
不過，現在有些晶元可以在晶元內部copack乙個輸入輸出電容，甚至把電感也封裝在一起，這樣就把寄生引數最小化了，讓電路的驅動速度得以提高，可以增加開關頻率。
對於ac dc系統來說，因為有變壓器漏感就是一大塊寄生電感，所以限制了開關速度的提高。二者，對於fly back這樣的應用，開關節點的電壓幅度是六七百伏，由此帶來的switching loss實在是太可觀了。
其他答案中有人提到可以通過零電流開啟來降低功耗，這是乙個好主意。可是在實際中，檢測零電流的時間也是乙個微秒級的時間，這就制約了這種方式在高頻裡的使用。
另外，這裡要提到其他答案中沒有提到的一點。當開關頻率上公升以後，實際上控制部分，環路的設計會變得更難。
拿乙個20伏轉1伏的buck舉例。當頻率是一兆的時候，實際上on time只有50ns。這是非常短的時間。
使用peak current控制方式的晶元，需要在這麼短的時間內sense到電流訊號，並且完成其和誤差放大器輸出的比較，這是不容易的。
綜上，其實我們可以看出，也許輸入電壓的那些應用，頻率可以高一些。
實際情況也是如此。在低壓的應用中，我們能看到2兆以上的頻率。
中壓，大約是1兆多。
高壓就更低了。
不過，新的控制器結構也許可以解決一些控制器設計的問題。
隨著技術進步，可以預見我們應該可以看到4到5兆的中壓buck.
8樓：楊帥
1、開關器件。
中小功率常用的開關器件MOSFET，其開和關都是需要一定的時間。這個問題在前面幾樓上的大大已經寫的很清楚了。100K作為常用的頻率，乙個週期時間是10us。
40%的占空比，管子導通時間為4us。頻率公升高到500K的時，管子的導通時間只有800ns，乙個週期為2us。開關器件的發展使得開關頻率不能進一步提公升。
2、磁性器件
繞組的趨膚效應和臨近效應。在變壓器的高頻工作時，影響更加嚴重。會引起較大的繞組交流耗損，當然開關頻率提高，繞組的匝數會降低。
相應的繞組交流阻抗變大了，但是繞線長度減少了。問題貌似也不會很大，諧振半橋應用，我們經常會選200KHZ的頻率。這樣磁性元件的體積和耗損，是乙個比較合適的範圍。
上面說了繞組，磁芯上的耗損。是隨磁通變化率和頻率來計算的。近些年，TDK退出了PC95 97這類適合高頻工作的磁芯，相應的優化了高頻段的耗損。
已經有產品在使用這類的磁性材料了。見下圖：
9樓：
僅就反激電路，個人認為主要以下原因：
損耗（就是熱，次要原因）：
1) 首先ZVS技術能夠消除開通損耗，但實際還有一定的關斷損耗同時ZVS技術是有代價的，需要附加元件，附加的元件本身也存在損耗（還需要考慮成本）
2) 導通損耗，這個和開關頻率基本無關，與功率有關越高頻的電路，越不可能做的功率很大。
這點可以說與電力電子器件極其相關，但僅就損耗而言也並非全如此。
電路雜散引數（主要原因）：
1) 在高頻場合，PCB上的雜散電感問題將會更加突出；
雜散電感的引入，會大大增加開關器件的電壓應力（ZVS電路同樣會有這個問題）
2) 高頻情況下變壓器的模型可能也發生變化，需要考慮寄生電容，3) 雜散引數的引入，使得電路模型變得複雜，需要考量的東西會更多。
變壓器：
（磁方面其實不太了解）
1) 高頻電路，磁損相對會大很多(不嚴格)，也會帶來熱的問題。
2) 變壓器引數並非恆定，不同工況下差別很大(如果擴充套件到橋式電路，當然還有死區的限制)最後：
單純做高頻電路其實也不難(MIT有位教授已經進入了MHz時代了)，難點在於和其他效能指標的折中。
電力電子作為一門工程性的學科，其實用性更為重要。
10樓：楊小當
電力電子的發現就是被電力電子器件限制住！發現方向也就是提高電力電子器件的頻率，igbt這種相對理想的器件，頻率10k情況下，跑一會都能燒開水了，頻率再高點。。難以想象！！
碳化矽的的發展也許可以提高頻率上限
開關電源的控制環截止頻率和開關頻率有什麼關係？
與非網 一般來說開關頻率的1 20 1 3都可以，這個部分在我們的培訓課程裡面都有涉及。圍觀互動現場，請戳 電源工程師技術培訓網 傳統的狀態空間平均法，通常將開關函式的小擾動表示為衝擊函式，進而將衝擊函式 用連續的函式來近似，連續的函式的係數是時變的，為了便於運算，通常將係數在乙個開關週期求平均值。...
開關電源的嘯叫原因是什麼？
H.Wang 聲音是從變壓器或電感發出的。電感或變壓器發聲的原理和喇叭一樣 嘯叫原因可能有兩種 1 空載時，開關電源以一定較低頻率間斷工作，其頻率在人耳聽覺範圍內。發生在空載 2 開關電源環路穩定性較差，占空比產生一定振盪。主要原因 開關電源穩定工作時，占空比恆定，而開關頻率 20KHz,此時儘管變...
開關電源的濾波電容上的電壓值為什麼不會爆表？
未填寫 一句話，設PWM占空比最大時，輸出電壓為X，則C2耐壓值設為2X。開關電源需要監測輸出電壓，但不一定是PID，用模擬電子也可以做負反饋。數電比較簡單，模電是用比較器和三角波進行比較，動態調整PWM占空比，如果過載，PWM已經最高，電壓就會供不上去。充放電速度，我感覺是你理解錯了，輸入輸出功率...